先進製程貴參參…ASIC走向分工、台積平台扮要角

半導體製程持續推進至5奈米、3奈米及2奈米，帶動AI晶片效能提高，晶片設計及量產成本也同步攀升。通寶半導體董事長沈軾榮觀察，未來系統晶片不會把所有功能都塞進同一顆先進製程晶片，而將走向「高階CPU加多顆ASIC」的異質整合架構。

沈軾榮指出，3奈米、5奈米IP成本高昂，若每一項周邊功能都使用相同製程，產品成本將難以負擔。未來較合理的配置，是主運算CPU 或AI晶片採3奈米、5奈米，旁邊再搭配一顆至四顆不同功能的ASIC，並以PCIe、高速介面或先進封裝進行連接。

「不可能每一顆ASIC都用3奈米，太貴了。」沈軾榮表示，許多影像、控制、介面與資安功能，採12奈米甚至28奈米已足以滿足需求。系統廠真正需要的是在效能、功耗、面積與成本之間取得平衡，而不是所有晶片一味追逐最先進節點。

因此，除算力與功耗，晶片面積及可量產性同樣重要。AI晶片即使採用先進製程，面積仍可能相當龐大；如何縮小晶片面積、提高良率，並把非核心功能移至較成熟製程，將成產品競爭力重要環節。

通寶下一代高階QB7即採用台積電12奈米製程，預計2027年第三至第四季量產。沈軾榮認為，12奈米在效能、功耗及成本間具備良好平衡，適合高階列印控制、邊緣AI及Physical AI周邊控制等應用，並非所有AI晶片都必須直接跳至3奈米。

沈軾榮指出，台積電的重要性不只在於提供3奈米、2奈米等先進製程，也在於具備從成熟製程到先進節點，以及先進封裝與生態系整合的完整平台。客戶可依不同功能選擇適當製程，再將CPU、AI加速器、I／O與ASIC整合成完整系統。