凌嘉科技推出革命性技術，加速面板級封裝FOPLP製程

FOPLP扇出型面板級封裝技術趨勢研討會於中興大學化材大樓國際會議廳圓滿落幕 晶片封裝領域的市場趨勢指向大面積多晶片封裝和細線路技術發展，透過FOPLP（Fan-out Panel Level Packaging）扇出型面板級封裝可提升封裝技術和生產效益。扇出型封裝技術在5G、AIoT和HPC等領域應用廣泛，FOPLP因其面積利用率高、成本降低，具有巨大發展潛力。市場預測其銷售額將在2023年達到2.793億美元。然而，FOPLP製程仍面臨技術挑戰，包括面板尺寸、翹曲控制、製程條件等。持續技術開發和創新是推動FOPLP市場的關鍵。FOPLP 封裝技術可提升產品性能、降低成本，追求輕薄短小的同時滿足多功能高I/O的需求。因此，封裝廠、PCB載板廠和面板廠都積極布局FOPLP，以獲得競爭優勢和更高的收益。 為打造扇出型面板級封裝(FOPLP)產業生態鏈，促進產學研之間的技術資源共享，達到FOPLP產業創新與發展，由凌嘉科技號召，中興大學材料科學與工程學系、中興大學產學研鏈結中心、晶化科技、亞智科技、迅得機械、鉑識科技共同主辦，工業技術研究院、台灣電子設備協會、金屬工業研究發展中心等產學研單位一同協辦之「FOPLP扇出型面板級封裝技術發展趨勢研討會」，於昨(2023年5月24日)於中興大學化材大樓國際會議廳舉行。匯集扇出型面板級封裝技術 (FOPLP) 相關企業，學術單位，法人單位，以及政府單位近310人共襄盛舉，場面盛況空前。 中興大學研發長宋振銘教授首先致詞揭開序幕。宋研發長表示Fan-Out已成為封裝領域重要趨勢，透過RDL重新佈線封裝晶片，增加I/O節點，尺寸更大、成本更低、並可達到封裝異質整合。中興大學致力於培養半導體人才及技術研發，與台積電共同開設半導體相關學程數量為全台大學最多，其中先進封裝學程為首創，並與聯發科合作開設IC設計學程。興大的國家重點產業學院「循環經濟研究學院」也成立半導體綠色科技學程。興大期望與產業界緊密攜手，為台灣半導體人才培育與技術自主做出貢獻。 凌嘉科技梁瑞芳總經理代表主辦企業方致詞。凌嘉科技在PVD濺鍍及PLSMA清潔及蝕刻設備領域蓄積二十年的能量，舉行本次研討會。研討會與會人數超過200位，顯示FOPLP商機與發展引人注目。FOPLP發展仍面臨諸多挑戰，如製程材料、翹曲、良率、溫度和設備，以及業務成本、規格和投資回報率等問題。需要材料商、設備商、PCB廠、載板廠和面板廠等多方共同努力，建立競爭力強的生態系統，推進半導體產業的創新與發展。目標是讓台灣在先進封裝領域繼續保持全球領先地位，並發展自有的半導體設備和材料，深耕產業技術。 晶化科技總經理陳燈桂博士主講「技術自主之先進封裝膜材& ABF載板增層材料」，指出半導體關鍵材料自給率低是台灣半導體產業面臨的重大議題。目前，超過9成的半導體關鍵材料仍須依賴國外進口。這一現象帶來了三大問題，第一是材料仰賴進口，長期以來無法實現自給；其次，驗證新材料需要耗費大量時間，造成下游廠商更換意願不高；第三，中美日韓貿易競爭引發了對半導體材料技術自主化的關注，原料管制措施也對供應鏈帶來了不確定性。 為了解決這些問題並提升國內材料供應鏈的自主性，晶化科技致力於研發與製造半導體關鍵材料。主張在地供應，迅速回應台灣半導體市場成長所需的在地材料，使台灣業者無需透過國際運輸便能取得所需材料，同時降低碳排放，為節能減碳做出貢獻。晶化科技提供多條產品線，包括ABF載板用增層材料、晶圓級/面板級封裝材料、雷射解離膜以及Mini/Micro LED封裝材料，並在演講中詳細介紹了這些材料的發展趨勢和技術難點。 凌嘉科技黃一原知識長發表「濺鍍與電漿蝕刻應用於扇出型面板級封裝RDL的解決方案」。扇形封裝面板級技術旨在優化電氣性能、縮短互連距離、降低寄生電感與插入損失、適用於高速與高頻傳輸, 封裝微型化與薄型化, 改善散熱性能以及相對低成本優勢等方面。然而，電漿蝕刻與PVD 鍍膜設備開發在FOPLP也面臨挑戰，包括缺乏標準面板尺寸、多樣化的RDL介電材料與製程技術路線, 低製程溫度、高速蝕刻要求, 大面積均勻性, 附著性, 接觸阻抗, 微塵控制, 面板變形與運送等方面。 在RDL製程工藝中，凌嘉科技可於關鍵站點中提供設備解決方案，如製程一開始的電漿清潔、光阻微影製程後的plasma descum、雷射鑽孔後的plasma desmear、電漿蝕刻via/trench、種子層濺鍍及去除等。在種子層濺鍍，凌嘉提供了先進的PVD解決方案。高精度的沉積控制，可實現均勻且可靠的金屬沉積，穩定的Rc管理。設備支持多種金屬材料，並提供即時監控, 分析與履歷追蹤等功能。 凌嘉科技提供可應用於大面積製造(700x700 mm)的基板表面處理技術，包括介電材料減薄、熱解膠殘膠去除、基板表面改質、形貌控制，以及去光阻與種子層的鈦蝕刻技術。微米級盲孔(via)的電漿desmear, 與plasma descum技術可應用至600x600 mm的面板尺寸。這種方法取代了傳統的雷射鑽孔+除膠渣技術，並具有高蝕刻速率、高均勻性、低溫製程以及高選擇性的優勢。可形成光滑的側壁，精確控制盲孔的輪廓和臨界尺寸，實現更精細的特徵尺寸。這項技術有助於降低高頻傳輸損失，提升信號完整性，同時增強互連的整體可靠性。 亞智科技研發部協理李裕正博士主講「實現微型化產品的致勝關鍵-Manz RDL創新產線」。濕製程設備在FOPLP（Fan-Out Panel Level Packaging）中面臨的挑戰包括基板的重量和翹曲特性使得其處理變得複雜。特徵圖案的均勻性與低關鍵尺寸誤差、縮短製程時間和超過95%的均勻性是關鍵，而電鍍的均勻性會影響元件的性能。設備製造商需不斷努力改進設備性能和技術，以滿足FOPLP製程的要求，實現高品質、高效率的製造過程。 亞智科技提供多種濕製程設備選擇，包括連續式/批次式/混合式，包含顯影、蝕刻、去膜生產線。此外，亞智科技還擁有新穎的垂直銅鍍技術，可整合及規劃整廠RDL濕製程生產線。其濕製程設備在FOPLP中展現出以下特色和表現：具有獨特的無夾具設計，減少化學品消耗，節省維護成本。模組化設計優化了生產和維護效率，並與自動化系統高度整合，包括載入/卸載等。鍍銅均勻性達到整版90%以上，適用於大面積基板和小孔徑（<25μm）填充。此外，其設備能夠適應各種基板，如不鏽鋼、FR4等，並能夠避免通孔或孔徑出現鍍膜空洞缺陷。 迅得機械研發部黃正忠經理介紹「FOPLP之自動化應用」，包括自動化線邊倉（WIP）和高空RGV系統。並提供亞智科技搭載FECA系統之電鍍自動上料設備，可五分鐘內即時檢測分析物特異性並控制添加濃度。傳統濕製程控制方法需要四位人力，總時程144小時，搭載FECA系統後，可縮減為1位人力，時間只需0.25小時。有助於降低漏液風險，減輕人員負擔，提高產品的良率。針對FOPLP中的異質材料和非對稱架構導致的翹曲問題，主設備可進行有效的壓制，在傳送和取放料過程中進行風險防護和掉落偵測，以降低因翹曲而導致的掉落風險。 迅得機械與Enduser共同開發高運算晶片（HPC）RDL製程奈米壓印(Nanoimprint Lithography)設備。RDL黃光微影製程僅能使用光阻材料進行微結構圖案的定義，因為材料CTE不匹配導致投射式曝光聚焦深度（DOF）問題和曝光異常。此外，異質整合中常見因材料間的介電常數（Dk）太高，導致導線間耦合電容值過高，產生串擾延遲訊號傳播。利用奈米壓印直接製造乾膜材料所需的微奈米結構，可製作2.5D或3D結構，並實現次微米線寬和可控的壓印對位精度，預計未來可進一步提升至≤±3um，並使用low DK和low CTE的乾膜材料取代光阻材料，從而降低成本並提升異質整合產品中性能。 鉑識科技執行長黃榆婷博士發表「新型複合奈米雙晶銅於RDL製程之應用」。鉑識科技研發新專利奈米雙晶銅電鍍液，可製造複合奈米雙晶銅 (Hnt-Cu) 和奈米晶銅 (nc-Cu)。這種電鍍液在 RDL/TSV/Interconnect/Pillars等不同製程結構的應用中，通過控制添加劑配方來獲得適當的晶粒結構，以滿足FOWLP所面臨的挑戰，包括低至2 µm線寬的要求、機械可靠性和填孔性能的提升，以及降低製造成本。複合奈米雙晶銅結構對於未來的銅鍵合技術至關重要。Hnt-Cu和nc-Cu兩種銅材料可實現低溫直接銅-銅鍵合技術，促進鍵合形成穩定無孔洞的界面，解決M3D中的電遷移 (EM) 和熱遷移 (TM) 的IC封裝關鍵問題。 鉑識科技提供一系列的奈米雙晶銅產品，應用於新興的電子封裝技術，具有高熱穩定性、高機械性能和耐化學特性等需求。其開發的奈米雙晶銅產品品質卓越，適用於未來高端半導體元器件材料，並可根據客戶需求以最高純度標準進行生產。目前正積極與半導體封裝產業的製造商和面板產業合作，驗證產品在新的高端技術上的能力，並致力於為IC封裝產業帶來創新技術，符合未來製程的趨勢。總結來說，隨著深入了解工藝和材料知識以及新的設備、材料和智能製造的推動，FOPLP已從低端封裝技術發展成為高性能和具有成本效益的整合平台。這些先進封裝技術提供了超越摩爾定律的效能、功耗、形狀和成本優勢，將為電子產品的發展帶來更多的潛力。

面板級扇出型封裝新戰場開打，群創、OSAT廠尋找突圍之路，台積電大鱷等超車

近年來，「面板級扇出型封裝」（FOPLP）技術成為各路人馬挑戰台積電、三星電子與英特爾在先進封裝領先地位的關鍵。群創、日月光、力成等OSAT廠商加速研發部署，而擁有CoWoS技術與產能優勢的台積電，已見提速超車態勢。

據設備業者表示，隨著「面板級扇出型封裝」需求揚升，近期多家客戶提前釋出設備訂單，成為CoWoS、HBM後的另一接單熱點。包括弘塑、東捷、友威科、亞智、凌嘉與迅得等皆陸續取得合作機會。

隨著電晶體微縮已至物理極限，半導體技術發展也開始轉向封測後段製程。先進封裝被視為能延續摩爾定律的關鍵，台積電、英特爾和三星等企業擁有前段製程優勢與銀彈充裕，在技術領先上佔有優勢。

然而，近年來「面板級扇出型封裝」的發展，由於晶圓設備尺寸限制，使得製程基板面積受限。使用此技術進行封裝的IC，體積、效能與成本結構均有明顯改善，加上台積電的CoWoS技術，助其穩守AI與HPC晶片大單。

2019年工研院即以「方」代「圓」，研發「面板級扇出型封裝」，當時就宣稱製程基板面積使用率可達95%，體積與效能皆大幅提升。群創則是積極跨入面板級扇出型封裝產線新局，與工研院合作，期望產線能儘速轉型。

群創先前表示，已送樣多家客戶驗證中，2024年將導入量產。群創已拿下歐洲IDM大廠訂單，首期產能已被訂光，將自第3季開始出貨，並已啟動第二期擴產計畫。

設備業者表示，面板級扇出型封裝技術還在起步中，面板翹曲控制問題仍棘手。不過，台積電、英特爾和三星等企業已展開部署，不會讓群創有機會搶食。

日月光、力成等OSAT廠商近期陸續有600x600 mm等面板尺寸設備釋單，但距離放量時程還要等到2025年。

台積電不會讓對手群有任何挑戰或取代CoWoS等分食訂單的機會，現也開始提速研發，供應鏈也接獲少量設備訂單。

設備業者認為，台積電、英特爾和三星擁有先進製程前段到後段封裝一條龍代工服務，以及充沛銀彈的優勢，持續拉高先進封裝技術進入門檻。

對於傳統OSAT廠而言，先進封裝戰局已輸在起跑點，目前只能分食三大廠外溢訂單，如台積電的CoWoS委外。