奇景光電 運用電子設計自動化工具在3DIC設計 |奇景光電

實體設計驗證是後端設計流程中最重要的一件工作，其不僅要根

據製程規則判斷設計是否有超過製程的限制，也要驗證與前端設

計的一致性。若以現有的2D佈局與驗證工具加以改良，使得現有

的電子設計自動化 (EDA)工具可以立即延伸至3DIC設計的領域，

將可大大減少公司資源的付出。

奇景光電佈局部課長吳展良表示，目前市面上沒有適合3DIC 設計

的EDA環境，因此必需注意以下的問題，一、延伸傳統的2D

Layout Editor於3DIC Layout。二、延伸現有的2D佈局與驗證流程於

3DIC之佈局與驗證。三、定義Die Stacking 所需要的對位標記。

四、了解TSV的功能與其他限制。

吳展良強調，基本上3DIC都是用TSV技術來完成3D堆疊，若是從

系統角度來看，目前很多系統單晶片 (SoC)的產品或是SiP產品也

都是以系統觀念出發進行設計。站在IC佈局工程師的立場，甚至

覺得SiP某些製程的動作也與TSV很類似，與3DIC的多階層佈局有

很大的相似之處。

設計公司深切的希望，未來所發展出來的異質佈局設計環境，可

以使用於類似於IC與系統層級間的佈局驗證工作，如此一來，目

前的3DIC設計可以進一步同時與系統上的印刷電路板作佈局的設

計或驗證工作，大大加快設計的腳步及效率。