虹晶科技採用益華電腦低功耗解決方案 　駕馭65奈米製程下電源功耗的挑戰

電子設計廠商益華電腦(Cadence)宣布台灣SoC設計服務與解決方案領導廠商虹晶科技採用Cadence益華電腦低功耗解決方案，納入其超深次微米SoC設計實現平台- Socle SoC-ImP解決方案。Cadence低功耗解決方案以Si2標準共通電源格式為基礎，其低功耗技術獲虹晶科技採用，協助先進65奈米設計投產成功。其低功耗解決方案涵蓋multiple power domains、multi-voltage、multi-Vt、power shut-off and retention，除獲得更高設計產能，同時也大幅降低功耗。這個晶片是採用新加坡特許半導體65奈米製程，以ARM926EJ-S為開發基礎的多媒體應用處理器。虹晶科技運用整套Cadence低功耗解決方案，包括Incisive Enterprise Simulator、IncisiveEnterprise Manager、Universal Verification Components (UVC)、IncisivePlan–to-Closure Methodology (IPCM)、Encounter Conformal Low Power與SoC Encounter GXL。這個整合前後段低功耗驗證設計工具與方法，幫助虹晶科技降低風險並加速設計時程。整合Open Verification Methodology (OVM)的IPCM，運用自動化的plan- and metric-driven方法，察覺系統層級開發情況，精準地預測驗證結果。SOC Encounter GXL更擴展這項優勢到實體設計實現階段，提供完整的平台實現低功耗設計，且同步解決65奈米的製程變異問題。運用業界標準CPF來描述設計人員的功耗設計的意圖，可避免耗費人力以及流程各階段中可能發生的人為疏失。