0960-550-797
LINE的ID:@ipo888 歡迎加入好友
力晶創新投資控股(公)公司公告
1.專利、商標、著作或其他智慧財產權之內容:
負基準電壓產生電路
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/22
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 211,969
4.其他應敘明事項:
一種負基準電壓產生電路，與習知相比，可高精度地產生負基準電壓，且電路結構
簡單。負基準電壓產生電路包括：開關電容器電路，具備連接第1及第2節點的電容
器、連接第1節點的第1及第2開關、及連接第2節點的第3及第4開關；控制電路，產
生第1至第4控制信號，以分別控制第1~第4開關。控制電路於第1期間對第1節點施加
規定的正基準電壓，以對電容器充電，於異於第1期間的第2期間，在第2期間基於對
電容器充電的電壓，自第2節點輸出負電壓，並藉由重複第1及第2期間，自第2節點
輸出正基準電壓的反轉負電壓做為負基準電壓。
負基準電壓產生電路
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/22
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 211,969
4.其他應敘明事項:
一種負基準電壓產生電路，與習知相比，可高精度地產生負基準電壓，且電路結構
簡單。負基準電壓產生電路包括：開關電容器電路，具備連接第1及第2節點的電容
器、連接第1節點的第1及第2開關、及連接第2節點的第3及第4開關；控制電路，產
生第1至第4控制信號，以分別控制第1~第4開關。控制電路於第1期間對第1節點施加
規定的正基準電壓，以對電容器充電，於異於第1期間的第2期間，在第2期間基於對
電容器充電的電壓，自第2節點輸出負電壓，並藉由重複第1及第2期間，自第2節點
輸出正基準電壓的反轉負電壓做為負基準電壓。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/15
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 260,756
4.其他應敘明事項:
一種非揮發性記憶體，包括基底、第一導體層、第二導體層、圖案化硬罩幕層、第
三導體層、第一摻雜區及第二摻雜區。第一導體層與第二導體層彼此分離設置於基
底上。圖案化硬罩幕層設置於第一導體層上，且暴露出第一導體層的尖端。第三導
體層設置於第一導體層遠離第二導體層的一側的基底上。第三導體層位於部分第一
導體層上並覆蓋尖端，且第三導體層與第一導體層相互隔離。第一摻雜區設置於第
三導體層下方的基底中。第二摻雜區設置於第二導體層遠離第一導體層的一側的基
底中。
1.專利、商標、著作或其他智慧財產權之內容:
金屬氧化物金屬電容器電路及其半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/01
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 269,349
4.其他應敘明事項:
本發明提供一種使用形成於基板上的金屬電極藉由多個電容器形成的電容器電路，
以使得與習知技術相比可以更精確地調整電容器的電容。MOM電容器包含分別藉由
透過基板上的絕緣薄膜面向彼此的多對金屬電極形成的多個MOM（金屬氧化物金屬）
電容器。MOM電容器電路是以MOM電容器的金屬電極對中的每一者經由連接導體連接
至第一端子及第二端子的方式並藉由至少一個電容器元件形成；以及至少一個開關
元件，其連接至所述多個金屬電極以及第一端子及第二端子中的至少一者，其中所
述MOM電容器電路的電容是藉由接通/斷開所述開關元件而進行調整。
1.專利、商標、著作或其他智慧財產權之內容:
圖案化方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/04
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 217,447
4.其他應敘明事項:
一種圖案化方法。提供材料層。於材料層上形成依序包括第一罩幕層與第一光阻
層的多個罩幕結構。於材料層上共形地形成覆蓋罩幕結構的第二罩幕層。於罩幕
結構間形成第一犧牲層。移除部份第二罩幕層而暴露第一光阻層，以於罩幕結構
間形成第一U型罩幕層。移除第一光阻層與第一犧牲層。於材料層上共形地形成具
有第一表面與低於第一表面的第二表面的第三罩幕層。於第三罩幕層的第二表面
上形成第二犧牲層。移除部份第三罩幕層而暴露第一U型罩幕層的突出部，以形成
第二U型罩幕層。以第二U型罩幕層的突出部為罩幕，對材料層圖案化。
圖案化方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/04
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 217,447
4.其他應敘明事項:
一種圖案化方法。提供材料層。於材料層上形成依序包括第一罩幕層與第一光阻
層的多個罩幕結構。於材料層上共形地形成覆蓋罩幕結構的第二罩幕層。於罩幕
結構間形成第一犧牲層。移除部份第二罩幕層而暴露第一光阻層，以於罩幕結構
間形成第一U型罩幕層。移除第一光阻層與第一犧牲層。於材料層上共形地形成具
有第一表面與低於第一表面的第二表面的第三罩幕層。於第三罩幕層的第二表面
上形成第二犧牲層。移除部份第三罩幕層而暴露第一U型罩幕層的突出部，以形成
第二U型罩幕層。以第二U型罩幕層的突出部為罩幕，對材料層圖案化。
1.專利、商標、著作或其他智慧財產權之內容:
半導體元件的製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/08
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 161,780
4.其他應敘明事項:
本發明提出了一種半導體元件的製作方法，其步驟包含：在基底上形成一閘極堆疊
結構，其包含一浮動閘、一閘極間介電層、一控制閘、以及一金屬層，在閘極堆疊
結構上形成一共形襯層，在襯層上覆蓋一遮罩層，其中遮罩層低於金屬層使得部分
襯層裸露而出，以及進行一氮化步驟將裸露的襯層轉化成氮化襯層，使得閘極堆疊
結構中至少包含金屬層的部分會為氮化襯層所覆蓋。
半導體元件的製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/08
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 161,780
4.其他應敘明事項:
本發明提出了一種半導體元件的製作方法，其步驟包含：在基底上形成一閘極堆疊
結構，其包含一浮動閘、一閘極間介電層、一控制閘、以及一金屬層，在閘極堆疊
結構上形成一共形襯層，在襯層上覆蓋一遮罩層，其中遮罩層低於金屬層使得部分
襯層裸露而出，以及進行一氮化步驟將裸露的襯層轉化成氮化襯層，使得閘極堆疊
結構中至少包含金屬層的部分會為氮化襯層所覆蓋。
1.專利、商標、著作或其他智慧財產權之內容:
靜態隨機存取記憶體
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/01
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 239,741
4.其他應敘明事項:
一種靜態隨機存取記憶體，包括至少一個靜態隨機存取記憶胞。靜態隨機存取記憶胞
的閘極佈局包括第一至第四條狀摻雜區、凹入式閘極線、第一閘極線及第二閘極線。
第一至第四條狀摻雜區依序設置於基底中且彼此分離。凹入式閘極線相交於第一至第
四條狀摻雜區。第一至第四條狀摻雜區在與凹入式閘極線的相交處斷開。第一閘極線
相交於第一條狀摻雜區與第二條狀摻雜區。第一條狀摻雜區與第二條狀摻雜區在與第
一閘極線的相交處斷開。第二閘極線相交於第三條狀摻雜區與第四條狀摻雜區。第三
條狀摻雜區與第四條狀摻雜區在與第二閘極線的相交處斷開。
1.專利、商標、著作或其他智慧財產權之內容:
記憶體結構及其操作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/04
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 246,632
4.其他應敘明事項:
本發明提出一種記憶體結構及其操作方法。記憶體結構包括雙向三極體與記憶胞。
記憶胞電性連接於雙向三極體。
記憶體結構及其操作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/04
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 246,632
4.其他應敘明事項:
本發明提出一種記憶體結構及其操作方法。記憶體結構包括雙向三極體與記憶胞。
記憶胞電性連接於雙向三極體。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性半導體記憶裝置與寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/12
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 252,274
4.其他應敘明事項:
一種非揮發性半導體記憶裝置，包括控制處理器、寫入控制器、電壓產生電路以及
切換電路。控制處理器用以產生並輸出一控制資料並且實施一程式碼以寫入資料，
其中資料包括一字元線指定指令以及一電壓源指定資料。寫入控制器用以解碼控制
資料並且產生字元線指定指令的一控制信號以及電壓源指定資料的一控制信號。
電壓產生電路用以產生寫入資料的複數個電壓。切換電路用以依據字元線指定指令
之控制信號以及電壓源指定資料之控制信號，選擇複數個電壓之中對應電壓源指定
資料的一電壓，並且對應字元線指定指令輸出選擇的電壓。
非揮發性半導體記憶裝置與寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/12
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 252,274
4.其他應敘明事項:
一種非揮發性半導體記憶裝置，包括控制處理器、寫入控制器、電壓產生電路以及
切換電路。控制處理器用以產生並輸出一控制資料並且實施一程式碼以寫入資料，
其中資料包括一字元線指定指令以及一電壓源指定資料。寫入控制器用以解碼控制
資料並且產生字元線指定指令的一控制信號以及電壓源指定資料的一控制信號。
電壓產生電路用以產生寫入資料的複數個電壓。切換電路用以依據字元線指定指令
之控制信號以及電壓源指定資料之控制信號，選擇複數個電壓之中對應電壓源指定
資料的一電壓，並且對應字元線指定指令輸出選擇的電壓。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/11
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 215,363
4.其他應敘明事項:
本發明提供一種非揮發性記憶體的製造方法。提供包括第一區與第二區的基底，
並對第一區進行第一圖案化步驟以在第一區中形成多個閘極堆疊結構。之後，
形成覆蓋每一閘極堆疊結構的側壁與上表面之第一側壁氧化層，並於第一側壁
氧化層上形成保護層。接著，對第二區進行離子植入製程，再對第二區進行第二
圖案化步驟以在第二區中形成多個閘極結構。然後，形成覆蓋每一閘極結構的側
壁之第二側壁氧化層。
1.專利、商標、著作或其他智慧財產權之內容:
快閃記憶體閘極結構及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/06
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 228,811
4.其他應敘明事項:
本發明提供一種快閃記憶體閘極結構的製作方法，包含：首先提供一基底，再依序
形成一第一絕緣層、一第一導電層和一第二絕緣層覆蓋基底，然後在第一導電層和
第二絕緣層內形成至少一第一溝渠，之後形成一第二導電層和一遮罩層覆蓋第二絕
緣層，其中第二導電層填滿第一溝渠，接續形成複數個圖案化遮罩層，接著於各個
圖案化遮罩層之兩側各形成一側壁子，最後以圖案化遮罩層與側壁子為遮罩蝕刻第
一導電層，直至第一絕緣層曝露出來，以形成一第一閘極結構和一第二閘極結構。
快閃記憶體閘極結構及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/06
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 228,811
4.其他應敘明事項:
本發明提供一種快閃記憶體閘極結構的製作方法，包含：首先提供一基底，再依序
形成一第一絕緣層、一第一導電層和一第二絕緣層覆蓋基底，然後在第一導電層和
第二絕緣層內形成至少一第一溝渠，之後形成一第二導電層和一遮罩層覆蓋第二絕
緣層，其中第二導電層填滿第一溝渠，接續形成複數個圖案化遮罩層，接著於各個
圖案化遮罩層之兩側各形成一側壁子，最後以圖案化遮罩層與側壁子為遮罩蝕刻第
一導電層，直至第一絕緣層曝露出來，以形成一第一閘極結構和一第二閘極結構。
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/25
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 167,960
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括基底、介電層、多個記憶胞及內連線結構。介電層
設置於基底上。記憶胞垂直相鄰地設置於介電層中，且各個記憶胞包括第一電極、第
二電極及可變電阻結構。第二電極設置於第一電極上。可變電阻結構設置於第一電極
與第二電極之間。在垂直相鄰的兩個記憶胞中，位於上方的記憶胞的第一電極與位於
下方的記憶胞的第二電極設置於相鄰的可變電阻結構之間且彼此隔離。內連線結構設
置於介電層中且將記憶胞的第一電極進行連接。
1.專利、商標、著作或其他智慧財產權之內容:
半導體結構的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/11
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 206,799
4.其他應敘明事項:
一種半導體結構的製造方法，包括以下步驟。提供包括多數個區塊的基底。各區塊
分別包括交替排列的第一區以及第二區。於基底上形成多數個複合層。圖案化最頂
層的複合層，以於基底的第一區上形成多數個複合塊。依序對區塊上的複合層以及
複合塊進行移除製程，以於基底上形成階梯結構。
1.專利、商標、著作或其他智慧財產權之內容:
靜態隨機存取記憶體與其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/25
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 174,942
4.其他應敘明事項:
本發明提供一種靜態隨機存取記憶體與其製造方法。透過將特定閘極結構形成為具有
下凹型式閘極結構，調整不同閘極結構之有效通道寬度大小比例，而提高靜態隨機存
取記憶體之表現。
靜態隨機存取記憶體與其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/25
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 174,942
4.其他應敘明事項:
本發明提供一種靜態隨機存取記憶體與其製造方法。透過將特定閘極結構形成為具有
下凹型式閘極結構，調整不同閘極結構之有效通道寬度大小比例，而提高靜態隨機存
取記憶體之表現。
1.專利、商標、著作或其他智慧財產權之內容:
偵測微影熱點的方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/29
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 203,353
4.其他應敘明事項:
本發明提出了一種偵測微影熱點的方法，其步驟包含：接收一佈局圖形資料，對該
佈局圖形資料進行空間影像模擬以析取出多種空間影像強度指數，根據一或多種該
些空間影像強度指數的組合產生出多種空間影像偵測子，再根據該些空間影像偵測
子的數值來判定出所對應的微影熱點位置與種類。
偵測微影熱點的方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/29
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 203,353
4.其他應敘明事項:
本發明提出了一種偵測微影熱點的方法，其步驟包含：接收一佈局圖形資料，對該
佈局圖形資料進行空間影像模擬以析取出多種空間影像強度指數，根據一或多種該
些空間影像強度指數的組合產生出多種空間影像偵測子，再根據該些空間影像偵測
子的數值來判定出所對應的微影熱點位置與種類。
1.專利、商標、著作或其他智慧財產權之內容:
承載治具
2.專利、商標、著作或其他智慧財產權之取得日期:105/08/12
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 226,840
4.其他應敘明事項:
一種承載治具，適於供多個物件插置，這些物件包括多個板體。承載治具包括兩
端板及多個連接件。兩端板彼此間隔一距離。各連接件的兩端分別連接於兩端板
。當這些物件插置於承載治具時，連接件支撐這些板體的側緣，以使這些板體能
夠以特定角度立起於承載治具。
1.專利、商標、著作或其他智慧財產權之內容:
半導體晶圓、半導體晶片以及半導體裝置及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/07/29
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 223,518
4.其他應敘明事項:
為了解決在切割道切割半導體晶圓時探針測試墊殘留墊金屬造成的半導體晶片可
靠度惡化的問題，在具有複數個半導體晶片的半導體晶圓，具有形成於半導體晶
圓的切割區的複數個探針測試墊、形成於半導體晶片上的複數個直通矽晶穿孔、
與將各探針測試墊連接於各直通矽晶穿孔的線路層，而被構成為：在晶圓測試後
，藉由蝕刻移除複數個探針測試墊及線路層的一部分的至少其中之一。另外，半
導體晶圓還具有以覆蓋移除線路層的一部分時殘留的線路層的曝露面的形式形成
的保護膜。
1.專利、商標、著作或其他智慧財產權之內容:
內部電源電壓產生電路、半導體記憶裝置及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:105/07/29
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 223,440
4.其他應敘明事項:
本發明為其以內部電源電壓成為基準電壓的方式進行調整。所述內部電源電壓產
生電路包括：電荷共享電路，包含充電電容器、初始電壓調整電路及電荷重置電
路，所述充電電容器經由開關電路而連接於差動放大器，且以控制電壓的電荷進
行充電，所述初始電壓調整電路對充電電容器調整並施加初始電壓，所述電荷重
置電路對充電電容器進行放電，當內部電源電壓較基準電壓而下降時，將具有初
始電壓的充電電容器連接至差動放大器，在傳輸期間內將控制電壓的電荷傳輸至
充電電容器。
內部電源電壓產生電路、半導體記憶裝置及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:105/07/29
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 223,440
4.其他應敘明事項:
本發明為其以內部電源電壓成為基準電壓的方式進行調整。所述內部電源電壓產
生電路包括：電荷共享電路，包含充電電容器、初始電壓調整電路及電荷重置電
路，所述充電電容器經由開關電路而連接於差動放大器，且以控制電壓的電荷進
行充電，所述初始電壓調整電路對充電電容器調整並施加初始電壓，所述電荷重
置電路對充電電容器進行放電，當內部電源電壓較基準電壓而下降時，將具有初
始電壓的充電電容器連接至差動放大器，在傳輸期間內將控制電壓的電荷傳輸至
充電電容器。
公告本公司取得中華人民共和國國家知識產權局核發 CN 2083999專利
1.專利、商標、著作或其他智慧財產權之內容:
一種半導體線路結構暨其製程
2.專利、商標、著作或其他智慧財產權之取得日期:105/07/05
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 83,409
4.其他應敘明事項:
本發明提出了一種半導體線路結構暨其製程，其製程步驟包含提供一基底，該基
底包含一目標層與一硬遮罩層、在該硬遮罩層上形成圖形化的大小內核體群組、
在該基底與該些大小內核體上共形地形成一間隙壁材質層、在間隙壁材質層的溝
槽中形成複數個填充體、進行一第一蝕刻製程去除裸露的該間隙壁材質層、以該
些填充體為遮罩進行一第二蝕刻製程圖形化該硬遮罩層、以及，以該圖形化硬遮
罩層為遮罩進行一第三蝕刻製程圖形化該導體層。
1.專利、商標、著作或其他智慧財產權之內容:
一種半導體線路結構暨其製程
2.專利、商標、著作或其他智慧財產權之取得日期:105/07/05
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 83,409
4.其他應敘明事項:
本發明提出了一種半導體線路結構暨其製程，其製程步驟包含提供一基底，該基
底包含一目標層與一硬遮罩層、在該硬遮罩層上形成圖形化的大小內核體群組、
在該基底與該些大小內核體上共形地形成一間隙壁材質層、在間隙壁材質層的溝
槽中形成複數個填充體、進行一第一蝕刻製程去除裸露的該間隙壁材質層、以該
些填充體為遮罩進行一第二蝕刻製程圖形化該硬遮罩層、以及，以該圖形化硬遮
罩層為遮罩進行一第三蝕刻製程圖形化該導體層。
公告本公司取得中華人民共和國國家知識產權局核發 CN 2083219專利
1.專利、商標、著作或其他智慧財產權之內容:
半導體記憶裝置及其ID碼及上位位址寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/07/05
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 81,317
4.其他應敘明事項:
快閃記憶體的半導體晶片D1~DN層疊而呈多晶片封裝(MCP)，每個半導體晶片D1~DN
包括用以儲存ID碼與上位位址的快閃記憶體的記憶胞陣列。ID碼於組裝處理前寫入
記憶胞陣列20的熔絲資料區20F。根據本發明，ID碼與上位位址可以被分配且簡單
地寫入多晶片封裝中的每個半導體晶片，而相比於習知技術不增加半導體晶片尺寸。
1.專利、商標、著作或其他智慧財產權之內容:
半導體記憶裝置及其ID碼及上位位址寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/07/05
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 81,317
4.其他應敘明事項:
快閃記憶體的半導體晶片D1~DN層疊而呈多晶片封裝(MCP)，每個半導體晶片D1~DN
包括用以儲存ID碼與上位位址的快閃記憶體的記憶胞陣列。ID碼於組裝處理前寫入
記憶胞陣列20的熔絲資料區20F。根據本發明，ID碼與上位位址可以被分配且簡單
地寫入多晶片封裝中的每個半導體晶片，而相比於習知技術不增加半導體晶片尺寸。
1.專利、商標、著作或其他智慧財產權之內容:
半導體元件及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/07/19
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 344,983
4.其他應敘明事項:
本發明揭露一種製作半導體元件的方法。首先提供一基底，該基底上具有一第一
閘極層、一第一介電層以及一淺溝隔離(shallow trench isolation,STI)環繞該
基底、該第一閘極層及該第一介電層。然後去除該第一介電層、形成一第一側壁
子於第一閘極層上方之淺溝隔離側壁以及利用第一側壁子為遮罩去除部分第一閘
極層及部分基底以形成一第一開口並同時定義出一第一閘極結構及一第二閘極結
構。
半導體元件及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/07/19
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 344,983
4.其他應敘明事項:
本發明揭露一種製作半導體元件的方法。首先提供一基底，該基底上具有一第一
閘極層、一第一介電層以及一淺溝隔離(shallow trench isolation,STI)環繞該
基底、該第一閘極層及該第一介電層。然後去除該第一介電層、形成一第一側壁
子於第一閘極層上方之淺溝隔離側壁以及利用第一側壁子為遮罩去除部分第一閘
極層及部分基底以形成一第一開口並同時定義出一第一閘極結構及一第二閘極結
構。
與我聯繫
