0960-550-797
LINE的ID:@ipo888 歡迎加入好友
力晶創新投資控股(公)公司公告
1.專利、商標、著作或其他智慧財產權之內容:
內部電源電壓產生電路、半導體記憶裝置及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 67,400
4.其他應敘明事項:
本發明為其以內部電源電壓成為基準電壓的方式進行調整。所述內部電源電壓產生
電路包括：電荷共享電路，包含充電電容器、初始電壓調整電路及電荷重置電路，
所述充電電容器經由開關電路而連接於差動放大器，且以控制電壓的電荷進行充電，
所述初始電壓調整電路對充電電容器調整並施加初始電壓，所述電荷重置電路對充電
電容器進行放電，當內部電源電壓較基準電壓而下降時，將具有初始電壓的充電電容
器連接至差動放大器，在傳輸期間內將控制電壓的電荷傳輸至充電電容器。
內部電源電壓產生電路、半導體記憶裝置及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 67,400
4.其他應敘明事項:
本發明為其以內部電源電壓成為基準電壓的方式進行調整。所述內部電源電壓產生
電路包括：電荷共享電路，包含充電電容器、初始電壓調整電路及電荷重置電路，
所述充電電容器經由開關電路而連接於差動放大器，且以控制電壓的電荷進行充電，
所述初始電壓調整電路對充電電容器調整並施加初始電壓，所述電荷重置電路對充電
電容器進行放電，當內部電源電壓較基準電壓而下降時，將具有初始電壓的充電電容
器連接至差動放大器，在傳輸期間內將控制電壓的電荷傳輸至充電電容器。
1.專利、商標、著作或其他智慧財產權之內容:
半導體結構的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 55,200
4.其他應敘明事項:
一種半導體結構的製造方法，包括以下步驟。提供包括多數個區塊的基底。各區塊
分別包括交替排列的第一區以及第二區。於基底上形成多數個複合層。圖案化最頂
層的複合層，以於基底的第一區上形成多數個複合塊。依序對區塊上的複合層以及
複合塊進行移除製程，以於基底上形成階梯結構。
半導體結構的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 55,200
4.其他應敘明事項:
一種半導體結構的製造方法，包括以下步驟。提供包括多數個區塊的基底。各區塊
分別包括交替排列的第一區以及第二區。於基底上形成多數個複合層。圖案化最頂
層的複合層，以於基底的第一區上形成多數個複合塊。依序對區塊上的複合層以及
複合塊進行移除製程，以於基底上形成階梯結構。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 51,200
4.其他應敘明事項:
一種非揮發性記憶體的製造方法。於基底上依序形成複合層、第一導體層及第一
頂蓋層。於基底中形成沿第一方向延伸的多個元件隔離結構，上述元件隔離結構
的表面位於第一頂蓋層與基底之間。對第一頂蓋層、第一導體層、複合層以及基
底進行圖案化，以於基底中形成沿第二方向延伸的多個溝槽，其中第一方向與第
二方向交錯。於溝槽中形成絕緣層及第二導體層，其中絕緣層環繞而包覆第二導
體層。移除第一頂蓋層，並在暴露出的絕緣層之兩側分別形成第二頂蓋層。以第
二頂蓋層為罩幕，圖案化第一導體層以及複合層，以使第一導體層形成為控制閘
極。
非揮發性記憶體的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 51,200
4.其他應敘明事項:
一種非揮發性記憶體的製造方法。於基底上依序形成複合層、第一導體層及第一
頂蓋層。於基底中形成沿第一方向延伸的多個元件隔離結構，上述元件隔離結構
的表面位於第一頂蓋層與基底之間。對第一頂蓋層、第一導體層、複合層以及基
底進行圖案化，以於基底中形成沿第二方向延伸的多個溝槽，其中第一方向與第
二方向交錯。於溝槽中形成絕緣層及第二導體層，其中絕緣層環繞而包覆第二導
體層。移除第一頂蓋層，並在暴露出的絕緣層之兩側分別形成第二頂蓋層。以第
二頂蓋層為罩幕，圖案化第一導體層以及複合層，以使第一導體層形成為控制閘
極。
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 63,200
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括基底、介電層與至少一記憶胞串。介電層設置
於基底上。記憶胞串包括多個記憶胞與至少一第一內連線結構。記憶胞垂直相鄰
地設置於介電層中，且各記憶胞包括第一導線、第二導線與可變電阻結構。第二
導線設置於第一導線的一側，且第二導線的上表面高於第一導線的上表面。可變
電阻結構設置於第一導線與第二導線之間。在垂直相鄰的記憶胞中的可變電阻結
構彼此隔離。第一內連線結構連接垂直相鄰的第一導線。
1.專利、商標、著作或其他智慧財產權之內容:
負基準電壓產生電路
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 112,100
4.其他應敘明事項:
一種負基準電壓產生電路，與習知相比，可高精度地產生負基準電壓，且電路結構
簡單。負基準電壓產生電路包括：開關電容器電路，具備連接第1及第2節點的電容
器、連接第1節點的第1及第2開關、及連接第2節點的第3及第4開關；控制電路，產
生第1至第4控制信號，以分別控制第1~第4開關。控制電路於第1期間對第1節點施
加規定的正基準電壓，以對電容器充電，於異於第1期間的第2期間，在第2期間基
於對電容器充電的電壓，自第2節點輸出負電壓，並藉由重複第1及第2期間，自第
2節點輸出正基準電壓的反轉負電壓做為負基準電壓。
1.專利、商標、著作或其他智慧財產權之內容:
半導體製程設備以及預防破片的方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 54,400
4.其他應敘明事項:
一種半導體製程設備，其適於處理基板。半導體製程設備包括腔體、靜電吸盤、
氣體交換管路、進氣排氣單元、壓力調節管路以及壓力調節閥門。靜電吸盤配置
於腔體內且適於吸附基板。靜電吸盤包括圖案化溝槽。圖案化溝槽與基板之間形
成圖案化氣體通道。氣體交換管路連接圖案化氣體通道。進氣排氣單元連接氣體
交換管路。壓力調節管路連接於氣體交換管路與腔體之間。壓力調節閥門配置於
壓力調節管路中。另提供一種預防破片的方法。
1.專利、商標、著作或其他智慧財產權之內容:
半導體晶圓的金屬汙染即時監控方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 59,800
4.其他應敘明事項:
提供一種半導體晶圓的金屬汙染即時監控方法，包括：對晶圓進行快速熱氧化製程；
以及對快速熱氧化製程後的晶圓進行表面光電壓的測量。
1.專利、商標、著作或其他智慧財產權之內容:
隔離結構及具有其之非揮發性記憶體的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 57,600
4.其他應敘明事項:
一種隔離結構的製造方法，適用於非揮發性記憶體的製程中。此方法是提供基底，
並於基底上依序形成介電層、導體層及硬罩幕層。圖案化硬罩幕層及導體層，而形
成暴露出介電層的第一溝槽。於基底上形成第一襯層。移除第一溝槽所暴露的第一
襯層及介電層，以暴露基底。於導體層及硬罩幕層的側壁形成間隙壁。以具有間隙
壁的導體層及硬罩幕層為罩幕，移除部分基底，以形成第二溝槽。之後於第二溝槽
中形成一隔離層，其中導體層之間的間距大於第二溝槽的寬度。
1.專利、商標、著作或其他智慧財產權之內容:
圖案化方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 55,200
4.其他應敘明事項:
一種圖案化方法。提供材料層。於材料層上形成依序包括第一罩幕層與第一光阻層的
多個罩幕結構。於材料層上共形地形成覆蓋罩幕結構的第二罩幕層。於罩幕結構間形
成第一犧牲層。移除部份第二罩幕層而暴露第一光阻層，以於罩幕結構間形成第一U
型罩幕層。移除第一光阻層與第一犧牲層。於材料層上共形地形成具有第一表面與低
於第一表面的第二表面的第三罩幕層。於第三罩幕層的第二表面上形成第二犧牲層。
移除部份第三罩幕層而暴露第一U型罩幕層的突出部，以形成第二U型罩幕層。以第二
U型罩幕層的突出部為罩幕，對材料層圖案化。
1.專利、商標、著作或其他智慧財產權之內容:
半導體元件的製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 57,700
4.其他應敘明事項:
本發明提出了一種半導體元件的製作方法，其步驟包含：在基底上形成一閘極堆疊
結構，其包含一浮動閘、一閘極間介電層、一控制閘、以及一金屬層，在閘極堆疊
結構上形成一共形襯層，在襯層上覆蓋一遮罩層，其中遮罩層低於金屬層使得部分
襯層裸露而出，以及進行一氮化步驟將裸露的襯層轉化成氮化襯層，使得閘極堆疊
結構中至少包含金屬層的部分會為氮化襯層所覆蓋。
1.專利、商標、著作或其他智慧財產權之內容:
浮置閘極與非揮發性記憶胞的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 40,600
4.其他應敘明事項:
一種浮置閘極的製造方法，包括下列步驟。提供具有多 個隔離結構的基底，隔離
結構的頂面高於基底的頂面。於基底上形成第一導體層。於第一導體層上形成犧
牲層。移除部份犧牲層，而保留隔離結構之間的第一導體層上的犧牲層。以犧牲
層為罩幕，移除部份第一導體層，以於相鄰的隔離結構之間形成導體結構。移除
犧牲層。於基底上形成第二導體層，第二導體層電性連接導體結構。以及圖案化
第二導體層與導體結構，以形成浮置閘極。
公告本公司取得中華人民共和國國家知識產權局核發 CN 2298048專利
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性半導體記憶體裝置及其讀出方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/23
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 86,828
4.其他應敘明事項:
一種非揮發性半導體記憶體裝置,從每個記憶單元讀出三次以上之奇數次的資料以
根據多數決法則決定並輸出資料數值,包括:3以上之奇數個鎖存電路,每個鎖存電
路包括一電容,每個鎖存電路之該電容選擇性地依序保持從每個記憶單元讀出該奇
數次之該資料其中一者的電壓;以及一控制電路,在每一該奇數個鎖存電路之該電
容選擇性地依序儲存從每一該複數個記憶單元讀出該奇數次之該資料其中一者的
電壓之後,並聯連接該奇數個鎖存電路的電容,根據並聯連接之該奇數個鎖存電路
的電容的合成電壓並藉由該多數決法則決定該資料數值。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性半導體記憶裝置及其讀出方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/24
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 53,659
4.其他應敘明事項:
本發明提供一種可防止通道升壓、防止電流從位元線流至源極線且縮短資料讀取
所需的感測時間的非揮發性半導體裝置及其讀出方法。此非揮發性半導體裝置包
括：複數的記憶體串，由分別連接至各字元線的複數記憶胞串連而成，每個記憶
體串透過第一及第二選擇閘電晶體連接於位元線與源極線之間；控制電路，控制
第一及第二選擇閘電晶體，使得當字元線的電壓上升至既定的位準用以讀出記憶
胞中的資料時，第一選擇閘電晶體導通且第二選擇閘電晶體關閉的第一狀態以及
第一選擇閘電晶體關閉且第二選擇閘電晶體導通的第二狀態交互產生。
1.專利、商標、著作或其他智慧財產權之內容:
負基準電壓產生電路及負基準電壓產生系統
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/07
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 241,747
4.其他應敘明事項:
本發明提供一種產生負基準電壓的負基準電壓產生電路。所述負基準電壓產生
電路包括：差動放大器，具有非反相輸入端子、反相輸入端子及輸出端子且是
以正側電源電壓與負側電源電壓所驅動的差動放大器，從所述輸出端子經由第
一電阻連接所述非反相輸入端子，並從所述輸出端子經由第二電阻連接所述反
相輸入端子；第一二極體，具有連接所述差動放大器的非反相輸入端子的陰極
及接地的陽極；多個第二二極體，分別具有連接規定連接點的陰極與接地的陽
極，且彼此並聯連接；以及第三電阻，連接在所述連接點與所述差動放大器的
反相輸入端子之間。
1.專利、商標、著作或其他智慧財產權之內容:
電壓產生電路、調節器電路、半導體記憶裝置及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/23
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 240,442
4.其他應敘明事項:
本發明的高電壓產生電路包括：電荷泵電路，進行升壓至比電源電壓高的高電壓；
以及輸出電壓控制電路，以使經升壓的上述高電壓變成規定目標電壓的方式進行控
制，上述輸出電壓控制電路包括至少2個無偏移比較器電路、或至少1個無偏移比較
器電路及至少1個差動放大器，上述無偏移比較器電路包括：耦合電容器，輸入與
上述高電壓對應的電壓；差動放大器，將來自上述耦合電容器的電壓與規定的參考
電壓進行比較，並將比較結果電壓輸出至上述電荷泵電路；以及多個開關，分別連
接於上述差動放大器，用以消除上述差動放大器的偏移。
1.專利、商標、著作或其他智慧財產權之內容:
記憶體結構及其操作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 76,000
4.其他應敘明事項:
本發明提出一種記憶體結構及其操作方法。記憶體結構包括雙向三極體與記憶胞。
記憶胞電性連接於雙向三極體。
記憶體結構及其操作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 76,000
4.其他應敘明事項:
本發明提出一種記憶體結構及其操作方法。記憶體結構包括雙向三極體與記憶胞。
記憶胞電性連接於雙向三極體。
1.專利、商標、著作或其他智慧財產權之內容:
ＮＯＲ型快閃記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 48,200
4.其他應敘明事項:
一種NOR型快閃記憶體，包括設置於基底上的記憶胞。記憶胞，包括：堆疊閘極結構、
輔助閘極、輔助閘極介電層、淡摻雜區、汲極區。堆疊閘極結構設置於基底上。輔助
閘極設置於堆疊閘極結構的第一側的基底上。輔助閘極介電層設置於輔助閘極與基底
之間。淡摻雜區設置於輔助閘極下方的基底中，其中藉由於輔助閘極施加一電壓而於
輔助閘極下方的基底中形成反轉層以作為源極區。汲極區，設置於堆疊閘極結構的第
二側的基底中，第一側與第二側相對。
ＮＯＲ型快閃記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 48,200
4.其他應敘明事項:
一種NOR型快閃記憶體，包括設置於基底上的記憶胞。記憶胞，包括：堆疊閘極結構、
輔助閘極、輔助閘極介電層、淡摻雜區、汲極區。堆疊閘極結構設置於基底上。輔助
閘極設置於堆疊閘極結構的第一側的基底上。輔助閘極介電層設置於輔助閘極與基底
之間。淡摻雜區設置於輔助閘極下方的基底中，其中藉由於輔助閘極施加一電壓而於
輔助閘極下方的基底中形成反轉層以作為源極區。汲極區，設置於堆疊閘極結構的第
二側的基底中，第一側與第二側相對。
1.專利、商標、著作或其他智慧財產權之內容:
具有氣隙的結構的形成方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 56,800
4.其他應敘明事項:
一種具有氣隙的結構的形成方法，包括下列步驟。在基底的圖案區中形成多個圖案。
在基底上形成犧牲層，且犧牲層的上表面低於圖案的上表面，而暴露出圖案的多個上
部。形成覆蓋犧牲層及圖案的上部的硬罩幕層。對硬罩幕層進行回蝕刻製程，以暴露
出圖案區以外的犧牲層，且留在圖案區中的硬罩幕層封住圖案的上部之間的開口。移
除犧牲層，而在相鄰兩個圖案之間形成氣隙。
具有氣隙的結構的形成方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 56,800
4.其他應敘明事項:
一種具有氣隙的結構的形成方法，包括下列步驟。在基底的圖案區中形成多個圖案。
在基底上形成犧牲層，且犧牲層的上表面低於圖案的上表面，而暴露出圖案的多個上
部。形成覆蓋犧牲層及圖案的上部的硬罩幕層。對硬罩幕層進行回蝕刻製程，以暴露
出圖案區以外的犧牲層，且留在圖案區中的硬罩幕層封住圖案的上部之間的開口。移
除犧牲層，而在相鄰兩個圖案之間形成氣隙。
1.專利、商標、著作或其他智慧財產權之內容:
快閃記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 47,600
4.其他應敘明事項:
一種快閃記憶體，包括堆疊閘極結構、第一摻雜區與第二摻雜區、選擇閘極以及閘介
電層。堆疊閘極結構設置於基底上，堆疊閘極結構從基底起依序包括穿隧介電層、浮
置閘極、閘間介電層以及控制閘極。第一摻雜區與第二摻雜區分別設置於堆疊閘極結
構兩側的基底中。選擇閘極設置於堆疊閘極結構下方的基底中的溝渠內，且選擇閘極
鄰近第一摻雜區並與第二摻雜區相距一距離。閘介電層設置於選擇閘極與基底之間。
穿隧介電層設置於浮置閘極與選擇閘極之間以及於浮置閘極與基底之間。
快閃記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 47,600
4.其他應敘明事項:
一種快閃記憶體，包括堆疊閘極結構、第一摻雜區與第二摻雜區、選擇閘極以及閘介
電層。堆疊閘極結構設置於基底上，堆疊閘極結構從基底起依序包括穿隧介電層、浮
置閘極、閘間介電層以及控制閘極。第一摻雜區與第二摻雜區分別設置於堆疊閘極結
構兩側的基底中。選擇閘極設置於堆疊閘極結構下方的基底中的溝渠內，且選擇閘極
鄰近第一摻雜區並與第二摻雜區相距一距離。閘介電層設置於選擇閘極與基底之間。
穿隧介電層設置於浮置閘極與選擇閘極之間以及於浮置閘極與基底之間。
1.專利、商標、著作或其他智慧財產權之內容:
半導體元件及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 73,100
4.其他應敘明事項:
本發明揭露一種製作半導體元件的方法。首先提供一基底，該基底上具有一第一閘
極層、一第一介電層以及一淺溝隔離(shallow trench isolation,STI)環繞該基底、
該第一閘極層及該第一介電層。然後去除該第一介電層、形成一第一側壁子於第一閘
極層上方之淺溝隔離側壁以及利用第一側壁子為遮罩去除部分第一閘極層及部分基底
以形成一第一開口並同時定義出一第一閘極結構及一第二閘極結構。
與我聯繫
