

力晶創新投資控股(公)公司公告
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性半導體記憶裝置及其寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/08/18
3.取得專利、商標、著作或其他智慧財產權之成本:NT$174,123
4.其他應敘明事項:
一種非揮發性半導體記憶裝置,包括:一非揮發性的記憶單元陣列;以及一控制電路
,用以控制該記憶單元陣列的寫入。在抹除已寫入記憶單元之資料的抹除處理之前或
之後,上述控制電路檢測寫入至上述記憶單元陣列時的寫入速度,決定每區塊或每字
元線之對應該寫入速度的寫入開始電壓,儲存上述所決定的寫入開始電壓於上述記憶
單元陣列,以及從上述記憶單元陣列讀出寫入開始電壓以寫入預定資料。
非揮發性半導體記憶裝置及其寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/08/18
3.取得專利、商標、著作或其他智慧財產權之成本:NT$174,123
4.其他應敘明事項:
一種非揮發性半導體記憶裝置,包括:一非揮發性的記憶單元陣列;以及一控制電路
,用以控制該記憶單元陣列的寫入。在抹除已寫入記憶單元之資料的抹除處理之前或
之後,上述控制電路檢測寫入至上述記憶單元陣列時的寫入速度,決定每區塊或每字
元線之對應該寫入速度的寫入開始電壓,儲存上述所決定的寫入開始電壓於上述記憶
單元陣列,以及從上述記憶單元陣列讀出寫入開始電壓以寫入預定資料。
1.專利、商標、著作或其他智慧財產權之內容:
立體垂直式記憶體的製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/06/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$72,100
4.其他應敘明事項:
本發明提出了一種新穎的立體垂直式記憶體製作方法,其步驟包含將由多個絕緣介層
與犧牲介層所構成的一多層結構分隔為一第一多層結構與一第二多層結構、將多層結
構中的犧牲介層替換為金屬介層、以及分別在兩多層結構中製作出通道結構。
立體垂直式記憶體的製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/06/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$72,100
4.其他應敘明事項:
本發明提出了一種新穎的立體垂直式記憶體製作方法,其步驟包含將由多個絕緣介層
與犧牲介層所構成的一多層結構分隔為一第一多層結構與一第二多層結構、將多層結
構中的犧牲介層替換為金屬介層、以及分別在兩多層結構中製作出通道結構。
1.專利、商標、著作或其他智慧財產權之內容:
一種半導體線路製程
2.專利、商標、著作或其他智慧財產權之取得日期:104/06/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$69,000
4.其他應敘明事項:
本發明提出了一種用以形成特定圖形特徵的半導體製程,其步驟包含:在一基底上形成
一目標層、一硬遮罩層、以及複數個等間隔排列的內核體,於該些內核體的側壁形成間
隙壁體,去除該些內核體使得該些間隙壁體在該硬遮罩層上呈間隔排列,以該些間隙壁
體為遮罩圖形化該硬遮罩層,去除一預定區域外的硬遮罩體,分別在該預定區域最兩側
的數個該硬遮罩體上覆蓋一光阻,最後,以該光阻與剩餘的硬遮罩體為遮罩圖形化該目
標層。
一種半導體線路製程
2.專利、商標、著作或其他智慧財產權之取得日期:104/06/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$69,000
4.其他應敘明事項:
本發明提出了一種用以形成特定圖形特徵的半導體製程,其步驟包含:在一基底上形成
一目標層、一硬遮罩層、以及複數個等間隔排列的內核體,於該些內核體的側壁形成間
隙壁體,去除該些內核體使得該些間隙壁體在該硬遮罩層上呈間隔排列,以該些間隙壁
體為遮罩圖形化該硬遮罩層,去除一預定區域外的硬遮罩體,分別在該預定區域最兩側
的數個該硬遮罩體上覆蓋一光阻,最後,以該光阻與剩餘的硬遮罩體為遮罩圖形化該目
標層。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性半導體記憶裝置及其讀出方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/04/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$55,400
4.其他應敘明事項:
本發明提供一種可防止通道升壓、防止電流從位元線流至源極線且縮短資料讀取所需的
感測時間的非揮發性半導體裝置及其讀出方法。此非揮發性半導體裝置包括:複數的記
憶體串,由分別連接至各字元線的複數記憶胞串連而成,每個記憶體串透過第一及第二
選擇閘電晶體連接於位元線與源極線之間;控制電路,控制第一及第二選擇閘電晶體,
使得當字元線的電壓上升至既定的位準用以讀出記憶胞中的資料時,第一選擇閘電晶體
導通且第二選擇閘電晶體關閉的第一狀態以及第一選擇閘電晶體關閉且第二選擇閘電晶
體導通的第二狀態交互產生。
非揮發性半導體記憶裝置及其讀出方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/04/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$55,400
4.其他應敘明事項:
本發明提供一種可防止通道升壓、防止電流從位元線流至源極線且縮短資料讀取所需的
感測時間的非揮發性半導體裝置及其讀出方法。此非揮發性半導體裝置包括:複數的記
憶體串,由分別連接至各字元線的複數記憶胞串連而成,每個記憶體串透過第一及第二
選擇閘電晶體連接於位元線與源極線之間;控制電路,控制第一及第二選擇閘電晶體,
使得當字元線的電壓上升至既定的位準用以讀出記憶胞中的資料時,第一選擇閘電晶體
導通且第二選擇閘電晶體關閉的第一狀態以及第一選擇閘電晶體關閉且第二選擇閘電晶
體導通的第二狀態交互產生。
1.專利、商標、著作或其他智慧財產權之內容:
內部電壓調整電路、內部電壓調整方法以及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:104/04/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$64,300
4.其他應敘明事項:
一種內部電壓調整電路,包括:一控制裝置,利用一時脈的計數值的變化調整一內部電
壓,其中一半導體裝置的一內部電壓產生器產生該內部電壓,一時脈產生器根據流過該
時脈產生器之一電源電流源之一電晶體的電流產生該時脈;其中當一預定參考電壓施加
至該電晶體之控制端時,該控制裝置計數該時脈產生器所產生之該時脈的第一計數值,
當該內部電壓施加至該電晶體之該控制端時,該控制裝置計數該時脈產生器所產生之該
時脈的第二計數值,且該控制裝置控制該內部電壓產生器所產生之該內部電壓以使該第
二計數值實質上與該第一計數值一致。
內部電壓調整電路、內部電壓調整方法以及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:104/04/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$64,300
4.其他應敘明事項:
一種內部電壓調整電路,包括:一控制裝置,利用一時脈的計數值的變化調整一內部電
壓,其中一半導體裝置的一內部電壓產生器產生該內部電壓,一時脈產生器根據流過該
時脈產生器之一電源電流源之一電晶體的電流產生該時脈;其中當一預定參考電壓施加
至該電晶體之控制端時,該控制裝置計數該時脈產生器所產生之該時脈的第一計數值,
當該內部電壓施加至該電晶體之該控制端時,該控制裝置計數該時脈產生器所產生之該
時脈的第二計數值,且該控制裝置控制該內部電壓產生器所產生之該內部電壓以使該第
二計數值實質上與該第一計數值一致。
1.專利、商標、著作或其他智慧財產權之內容:
承載治具
2.專利、商標、著作或其他智慧財產權之取得日期:104/04/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$41,200
4.其他應敘明事項:
一種承載治具,適於供多個物件插置,這些物件包括多個板體。承載治具包括兩端板及
多個連接件。兩端板彼此間隔一距離。各連接件的兩端分別連接於兩端板。當這些物件
插置於承載治具時,連接件支撐這些板體的側緣,以使這些板體能夠以特定角度立起於
承載治具。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/04/08
3.取得專利、商標、著作或其他智慧財產權之成本:NT$80,818
4.其他應敘明事項:
一種非揮發性記憶體元件包括基底、閘極堆疊結構、選擇閘、抹除閘、源極區、汲極區
、第一介電層與第二介電層。閘極堆疊結構,位於基底上,其由下而上包括穿隧介電層
、浮置閘、閘間介電層與控制閘,以及間隙壁,位於控制閘以及閘間介電層之側壁且浮
置閘與抹除閘相鄰之一側為具有尖角之包覆輪廓,凸出於間隙壁之縱表面。選擇閘與抹
除閘分別位於閘極堆疊結構之第一側與第二側的基底上。源極區位於抹除閘下方的基底
中。汲極區位於選擇閘之一側的基底中。第一介電層位於閘極堆疊結構與抹除閘之間以
及閘極堆疊結構與源極區之間。第二介電層位於選擇閘與基底之間。
非揮發性記憶體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/04/08
3.取得專利、商標、著作或其他智慧財產權之成本:NT$80,818
4.其他應敘明事項:
一種非揮發性記憶體元件包括基底、閘極堆疊結構、選擇閘、抹除閘、源極區、汲極區
、第一介電層與第二介電層。閘極堆疊結構,位於基底上,其由下而上包括穿隧介電層
、浮置閘、閘間介電層與控制閘,以及間隙壁,位於控制閘以及閘間介電層之側壁且浮
置閘與抹除閘相鄰之一側為具有尖角之包覆輪廓,凸出於間隙壁之縱表面。選擇閘與抹
除閘分別位於閘極堆疊結構之第一側與第二側的基底上。源極區位於抹除閘下方的基底
中。汲極區位於選擇閘之一側的基底中。第一介電層位於閘極堆疊結構與抹除閘之間以
及閘極堆疊結構與源極區之間。第二介電層位於選擇閘與基底之間。
1.專利、商標、著作或其他智慧財產權之內容:
垂直通道電晶體陣列及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/05/15
3.取得專利、商標、著作或其他智慧財產權之成本:NT$102,890
4.其他應敘明事項:
一種垂直通道電晶體陣列,包括多條埋入式位元線、多條位元線接觸窗、多個埋入式字
元線與漏電流隔離結構。多個半導體柱構成垂直通道電晶體的主動區。多條埋入式位元
線平行設置於半導體基底中,在行方向延伸。多條位元線接觸窗分別設置於埋入式位元
線的一側。多個埋入式字元線,平行設置於埋入式位元線上方,在列方向延伸,且隔著
閘介電層而連接同一列之半導體柱。漏電流隔離結構設置於埋入式位元線末端部分,以
避免相鄰位元線接觸窗之間產生漏電流。
垂直通道電晶體陣列及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/05/15
3.取得專利、商標、著作或其他智慧財產權之成本:NT$102,890
4.其他應敘明事項:
一種垂直通道電晶體陣列,包括多條埋入式位元線、多條位元線接觸窗、多個埋入式字
元線與漏電流隔離結構。多個半導體柱構成垂直通道電晶體的主動區。多條埋入式位元
線平行設置於半導體基底中,在行方向延伸。多條位元線接觸窗分別設置於埋入式位元
線的一側。多個埋入式字元線,平行設置於埋入式位元線上方,在列方向延伸,且隔著
閘介電層而連接同一列之半導體柱。漏電流隔離結構設置於埋入式位元線末端部分,以
避免相鄰位元線接觸窗之間產生漏電流。
1.專利、商標、著作或其他智慧財產權之內容:
NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE AND WRITING METHOD THEREOF
2.專利、商標、著作或其他智慧財產權之取得日期:104/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$656,850
4.其他應敘明事項:
A non-volatile semiconductor memory deviceutilized to implement the writing
of data by adding a predetermined voltage thereto forassigning a word line
to a non-volatile memory cell includes a control processorgenerating and
outputting control data implementing a program code for writing data
including a word line assignment command and voltage source assignment
data, a writing controller decoding the control data and generating a
control signal of the word line assignment command and a control signal
of the voltage source assignment data, a voltage generation circuit
generating several voltages for writing data, and a switch circuit
selecting a voltage, corresponding to voltage source assignment data,
among several voltages,according to the control signal of the word line
assignment command and the control signal of the voltage source assignment
data and outputting the selected voltage to the word line corresponding to
the word line assignment command.
NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE AND WRITING METHOD THEREOF
2.專利、商標、著作或其他智慧財產權之取得日期:104/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$656,850
4.其他應敘明事項:
A non-volatile semiconductor memory deviceutilized to implement the writing
of data by adding a predetermined voltage thereto forassigning a word line
to a non-volatile memory cell includes a control processorgenerating and
outputting control data implementing a program code for writing data
including a word line assignment command and voltage source assignment
data, a writing controller decoding the control data and generating a
control signal of the word line assignment command and a control signal
of the voltage source assignment data, a voltage generation circuit
generating several voltages for writing data, and a switch circuit
selecting a voltage, corresponding to voltage source assignment data,
among several voltages,according to the control signal of the word line
assignment command and the control signal of the voltage source assignment
data and outputting the selected voltage to the word line corresponding to
the word line assignment command.
1.專利、商標、著作或其他智慧財產權之內容:
電阻式記憶體結構及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/04/07
3.取得專利、商標、著作或其他智慧財產權之成本:NT$102,351
4.其他應敘明事項:
一種電阻式記憶體單元,包含有至少一位元線,沿著第一方向延伸;至少一字元線,
設於一基底上,且沿著一第二方向延伸,與該位元線交叉;一硬遮罩層,位於該字元
線上,使該字元線與該位元線電性隔離;一第一記憶胞,設於該字元線的一側壁上,
;以及一第二記憶胞,設於該字元線的另一側壁上。
電阻式記憶體結構及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/04/07
3.取得專利、商標、著作或其他智慧財產權之成本:NT$102,351
4.其他應敘明事項:
一種電阻式記憶體單元,包含有至少一位元線,沿著第一方向延伸;至少一字元線,
設於一基底上,且沿著一第二方向延伸,與該位元線交叉;一硬遮罩層,位於該字元
線上,使該字元線與該位元線電性隔離;一第一記憶胞,設於該字元線的一側壁上,
;以及一第二記憶胞,設於該字元線的另一側壁上。
本公司董事會決議通過擬與合肥市建設投資控股(集團) 有限公司簽訂投資參股協議書
1.事實發生日:104/06/26
2.契約相對人:合肥市建設投資控股(集團)有限公司
3.與公司關係:無
4.契約起迄日期(或解除日期):104/06/26
5.主要內容(解除者不適用):詳其他應敘明事項。
6.限制條款(解除者不適用):依合約辦理。
7.對公司財務、業務之影響(解除者不適用):
主要效益係為擴展本公司之產能,進而提升本公司之晶圓代工業務。
8.具體目的(解除者不適用):本公司擬向中華民國主管機關申請參股
合肥晶合集成電路有限公司。
9.其他應敘明事項:本公司擬向中華民國主管機關申請參股合肥晶合集成電路有限公司
(以下簡稱“晶合集成”)。位於安徽省合肥市新站區合肥綜合保稅區內的晶合集成
,總投資額人民幣135.3億元,計畫建置月產能4萬片之12吋晶圓廠,主要採用0.15
微米、0.11微米與90奈米技術,從事面板驅動晶片等產品之晶圓代工服務。
1.事實發生日:104/06/26
2.契約相對人:合肥市建設投資控股(集團)有限公司
3.與公司關係:無
4.契約起迄日期(或解除日期):104/06/26
5.主要內容(解除者不適用):詳其他應敘明事項。
6.限制條款(解除者不適用):依合約辦理。
7.對公司財務、業務之影響(解除者不適用):
主要效益係為擴展本公司之產能,進而提升本公司之晶圓代工業務。
8.具體目的(解除者不適用):本公司擬向中華民國主管機關申請參股
合肥晶合集成電路有限公司。
9.其他應敘明事項:本公司擬向中華民國主管機關申請參股合肥晶合集成電路有限公司
(以下簡稱“晶合集成”)。位於安徽省合肥市新站區合肥綜合保稅區內的晶合集成
,總投資額人民幣135.3億元,計畫建置月產能4萬片之12吋晶圓廠,主要採用0.15
微米、0.11微米與90奈米技術,從事面板驅動晶片等產品之晶圓代工服務。
1.股東會決議日:104/06/18
2.許可從事競業行為之董事姓名及職稱:
(1)董事:黃崇仁先生
(2)法人董事:智仁科技開發股份有限公司、力立企業股份有限公司、
力元投資股份有限公司、世成科技股份有限公司、力世創業投資股份有限公司、
力旺電子股份有限公司、智翔投資股份有限公司
(3)法人董事代表人:陳瑞隆先生、蔡國智先生、王其國先生、童貴聰先生、
徐清祥先生、邵章榮先生、黎湘鄂先生
(4)獨立董事:張昌邦先生、劉炯朗先生
3.許可從事競業行為之項目:依公司法第209條第一項相關規定,董事為自己或
他人為屬於公司營業範圍內之行為。
4.許可從事競業行為之期間:104/06/18~107/06/17
5.決議情形(請依公司法第209條說明表決結果):
表決結果:贊成權數1,461,350,306權,佔表決權總數90.63%,
反對權數115,239,244權,佔表決權總數7.15%,
未投票權數35,842,731權,佔表決權總數2.22%,
通過解除本公司董事競業禁止之限制。
6.所許可之競業行為如屬大陸地區事業之營業者,董事姓名及職稱(非屬大陸地區事業
之營業者,以下欄位請輸不適用):不適用。
7.所擔任該大陸地區事業之公司名稱及職務:不適用。
8.所擔任該大陸地區事業地址:不適用。
9.所擔任該大陸地區事業營業項目:不適用。
10.對本公司財務業務之影響程度:無。
11.董事如有對該大陸地區事業從事投資者,其投資金額及持股比例:
不適用
12.其他應敘明事項:無。
2.許可從事競業行為之董事姓名及職稱:
(1)董事:黃崇仁先生
(2)法人董事:智仁科技開發股份有限公司、力立企業股份有限公司、
力元投資股份有限公司、世成科技股份有限公司、力世創業投資股份有限公司、
力旺電子股份有限公司、智翔投資股份有限公司
(3)法人董事代表人:陳瑞隆先生、蔡國智先生、王其國先生、童貴聰先生、
徐清祥先生、邵章榮先生、黎湘鄂先生
(4)獨立董事:張昌邦先生、劉炯朗先生
3.許可從事競業行為之項目:依公司法第209條第一項相關規定,董事為自己或
他人為屬於公司營業範圍內之行為。
4.許可從事競業行為之期間:104/06/18~107/06/17
5.決議情形(請依公司法第209條說明表決結果):
表決結果:贊成權數1,461,350,306權,佔表決權總數90.63%,
反對權數115,239,244權,佔表決權總數7.15%,
未投票權數35,842,731權,佔表決權總數2.22%,
通過解除本公司董事競業禁止之限制。
6.所許可之競業行為如屬大陸地區事業之營業者,董事姓名及職稱(非屬大陸地區事業
之營業者,以下欄位請輸不適用):不適用。
7.所擔任該大陸地區事業之公司名稱及職務:不適用。
8.所擔任該大陸地區事業地址:不適用。
9.所擔任該大陸地區事業營業項目:不適用。
10.對本公司財務業務之影響程度:無。
11.董事如有對該大陸地區事業從事投資者,其投資金額及持股比例:
不適用
12.其他應敘明事項:無。
本公司清償於債權債務協商展延機制下對全體金融機構之 借款餘額,同時解除債權債務協商
1.事實發生日:104/06/10
2.發生緣由:本公司清償於債權債務協商展延機制下對全體金融機構之借款餘額,解除
債權債務協商。
3.因應措施:無
4.其他應敘明事項:無
1.事實發生日:104/06/10
2.發生緣由:本公司清償於債權債務協商展延機制下對全體金融機構之借款餘額,解除
債權債務協商。
3.因應措施:無
4.其他應敘明事項:無
1.事實發生日:104/05/19
2.契約相對人:臺灣土地銀行等15家銀行
3.與公司關係:無
4.契約起迄日期(或解除日期):104/05/19
5.主要內容(解除者不適用):新台幣150億元3年期聯合授信合約
6.限制條款(解除者不適用):依聯合授信合約辦理
7.對公司財務、業務之影響(解除者不適用):
償還全體債權金融機構借款,解除債權債務協商
8.具體目的(解除者不適用):償還全體債權金融機構借款,解除債權債務協商
9.其他應敘明事項:授信期限為自首次動用日起算三年之日止
2.契約相對人:臺灣土地銀行等15家銀行
3.與公司關係:無
4.契約起迄日期(或解除日期):104/05/19
5.主要內容(解除者不適用):新台幣150億元3年期聯合授信合約
6.限制條款(解除者不適用):依聯合授信合約辦理
7.對公司財務、業務之影響(解除者不適用):
償還全體債權金融機構借款,解除債權債務協商
8.具體目的(解除者不適用):償還全體債權金融機構借款,解除債權債務協商
9.其他應敘明事項:授信期限為自首次動用日起算三年之日止
1.事實發生日:104/05/04
2.發生緣由:
鉅晶電子於104年5月4日經董事會決議,為健全財務結構及促進資金之更佳運用,擬辦
理減資新台幣500,000,000元以退還股東股款,共計消除已發行股份50,000,000股,即
每仟股銷除166股,減資比例為16.67%。減資後不滿一股之畸零股,按面額比率計算給
付現金(元以下捨去),所有不滿一股之畸零股授權由董事長洽特定人以面額認購。
鉅晶電子原實收資本額為新台幣3,000,000,000元,減資後實收資本為
新台幣2,500,000,000元。。
3.因應措施:無。
4.其他應敘明事項:無。
2.發生緣由:
鉅晶電子於104年5月4日經董事會決議,為健全財務結構及促進資金之更佳運用,擬辦
理減資新台幣500,000,000元以退還股東股款,共計消除已發行股份50,000,000股,即
每仟股銷除166股,減資比例為16.67%。減資後不滿一股之畸零股,按面額比率計算給
付現金(元以下捨去),所有不滿一股之畸零股授權由董事長洽特定人以面額認購。
鉅晶電子原實收資本額為新台幣3,000,000,000元,減資後實收資本為
新台幣2,500,000,000元。。
3.因應措施:無。
4.其他應敘明事項:無。
1.事實發生日:104/04/15
2.發生緣由:
說明104年4月15日電子時報報導,本公司將於合肥設立12吋廠
3.因應措施:
針對快速成長的大陸半導體市場商機,彼岸終端客戶龐大的需求一直是本公司關注的
重點,長期來也多方接觸尋求可行的合作方式,惟截至目前並無西進參股12吋晶圓廠
的具體計畫。本公司已連續二年在台灣締造獲利超過新台幣一百億元的轉型績效,今
年更可望持續盈利動能,本公司對以台灣為基地深耕技術,未來拓展大陸市場深具信
心。
從過去以標準型DRAM為主力,到目前成功轉型進入晶圓代工市場,高速成長的大陸終
端客戶都是本公司重要的營收來源。鑑於彼岸官方對半導體產業的大力政策支持,長
期來本公司已在大陸各省、市廣泛接觸,除了開拓業務銷售通路之外,也在探究與彼
岸產、官界合作共贏的可行模式。儘管已有國內同業前進大陸設廠,但截至目前本公
司尚無具體的12吋晶圓廠西進參股計畫。
對於西進的規劃,本公司認為取得銀行團的支持,符合法令規定並獲政府許可,以及
確保技術根留台灣,是三個基本原則。隨著債務的逐步清償,本公司的財務體質正在
快速增強,將會以保守穩健策略推動未來的資本支出,不可能採取激進的擴張行動。
爭取大陸商機固然是本公司關注的重點,但鑽研新技術領域、切入新市場更是本公司
現在行動的主力,與美、歐大廠合作的專案目前進展順利,未來將可引領本公司邁入
生物科技、行動支付與物聯網等新應用市場,因此,本公司對於今年營運持續獲利頗
為樂觀。
4.其他應敘明事項:無
2.發生緣由:
說明104年4月15日電子時報報導,本公司將於合肥設立12吋廠
3.因應措施:
針對快速成長的大陸半導體市場商機,彼岸終端客戶龐大的需求一直是本公司關注的
重點,長期來也多方接觸尋求可行的合作方式,惟截至目前並無西進參股12吋晶圓廠
的具體計畫。本公司已連續二年在台灣締造獲利超過新台幣一百億元的轉型績效,今
年更可望持續盈利動能,本公司對以台灣為基地深耕技術,未來拓展大陸市場深具信
心。
從過去以標準型DRAM為主力,到目前成功轉型進入晶圓代工市場,高速成長的大陸終
端客戶都是本公司重要的營收來源。鑑於彼岸官方對半導體產業的大力政策支持,長
期來本公司已在大陸各省、市廣泛接觸,除了開拓業務銷售通路之外,也在探究與彼
岸產、官界合作共贏的可行模式。儘管已有國內同業前進大陸設廠,但截至目前本公
司尚無具體的12吋晶圓廠西進參股計畫。
對於西進的規劃,本公司認為取得銀行團的支持,符合法令規定並獲政府許可,以及
確保技術根留台灣,是三個基本原則。隨著債務的逐步清償,本公司的財務體質正在
快速增強,將會以保守穩健策略推動未來的資本支出,不可能採取激進的擴張行動。
爭取大陸商機固然是本公司關注的重點,但鑽研新技術領域、切入新市場更是本公司
現在行動的主力,與美、歐大廠合作的專案目前進展順利,未來將可引領本公司邁入
生物科技、行動支付與物聯網等新應用市場,因此,本公司對於今年營運持續獲利頗
為樂觀。
4.其他應敘明事項:無
1.專利、商標、著作或其他智慧財產權之內容:
垂直通道電晶體陣列及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$108,300
4.其他應敘明事項:
一種垂直通道電晶體陣列,包括多條埋入式位元線、多條位元線接觸窗、多個埋
入式字元線與漏電流隔離結構。多個半導體柱構成垂直通道電晶體的主動區。多
條埋入式位元線平行設置於半導體基底中,在行方向延伸。多條位元線接觸窗分
別設置於埋入式位元線的一側。多個埋入式字元線,平行設置於埋入式位元線上
方,在列方向延伸,且隔著閘介電層而連接同一列之半導體柱。漏電流隔離結構
設置於埋入式位元線末端部分,以避免相鄰位元線接觸窗之間產生漏電流。
垂直通道電晶體陣列及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$108,300
4.其他應敘明事項:
一種垂直通道電晶體陣列,包括多條埋入式位元線、多條位元線接觸窗、多個埋
入式字元線與漏電流隔離結構。多個半導體柱構成垂直通道電晶體的主動區。多
條埋入式位元線平行設置於半導體基底中,在行方向延伸。多條位元線接觸窗分
別設置於埋入式位元線的一側。多個埋入式字元線,平行設置於埋入式位元線上
方,在列方向延伸,且隔著閘介電層而連接同一列之半導體柱。漏電流隔離結構
設置於埋入式位元線末端部分,以避免相鄰位元線接觸窗之間產生漏電流。
1.專利、商標、著作或其他智慧財產權之內容:
接觸窗的形成方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/02/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$58,400
4.其他應敘明事項:
一種接觸窗的形成方法包括以下步驟:提供基底;形成圖案化的非結晶碳層或旋
塗式塗布材料層,其中非結晶碳層或旋塗式塗布材料層的兩側露出基底的表面;
在基底上形成層間介電層;移除層間介電層的一部分以露出經圖案化的非結晶碳
層或旋塗式塗布材料層;移除經圖案化的非結晶碳層或旋塗式塗布材料層而形成
開口;以及對開口填充導電材料而形成接觸窗。
接觸窗的形成方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/02/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$58,400
4.其他應敘明事項:
一種接觸窗的形成方法包括以下步驟:提供基底;形成圖案化的非結晶碳層或旋
塗式塗布材料層,其中非結晶碳層或旋塗式塗布材料層的兩側露出基底的表面;
在基底上形成層間介電層;移除層間介電層的一部分以露出經圖案化的非結晶碳
層或旋塗式塗布材料層;移除經圖案化的非結晶碳層或旋塗式塗布材料層而形成
開口;以及對開口填充導電材料而形成接觸窗。
1.專利、商標、著作或其他智慧財產權之內容:
接觸窗開口的形成方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/02/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$56,800
4.其他應敘明事項:
一種接觸窗開口的形成方法,包括下列步驟。首先,提供基底,基底包括密集區
與獨立區。接著,於基底上形成材料層。然後,於密集區中的材料層上形成多個
犧牲圖案,且於相鄰兩個犧牲圖案之間具有第一開口。接下來,於各犧牲圖案兩
側分別形成間隙壁,且間隙壁彼此分離設置。之後,移除犧牲圖案,而於相鄰兩
個間隙壁之間形成第二開口。再者,形成填滿第二開口的平坦層。隨後,於平坦
層中形成第一狹縫,第一狹縫暴露出位於第二開口下方的部份材料層。繼之,移
除由第一狹縫所暴露出的部份材料層,而在材料層中形成多個第三開口。
接觸窗開口的形成方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/02/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$56,800
4.其他應敘明事項:
一種接觸窗開口的形成方法,包括下列步驟。首先,提供基底,基底包括密集區
與獨立區。接著,於基底上形成材料層。然後,於密集區中的材料層上形成多個
犧牲圖案,且於相鄰兩個犧牲圖案之間具有第一開口。接下來,於各犧牲圖案兩
側分別形成間隙壁,且間隙壁彼此分離設置。之後,移除犧牲圖案,而於相鄰兩
個間隙壁之間形成第二開口。再者,形成填滿第二開口的平坦層。隨後,於平坦
層中形成第一狹縫,第一狹縫暴露出位於第二開口下方的部份材料層。繼之,移
除由第一狹縫所暴露出的部份材料層,而在材料層中形成多個第三開口。
1.專利、商標、著作或其他智慧財產權之內容:
電阻式記憶體結構及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/02/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$81,400
4.其他應敘明事項:
一種電阻式記憶體單元,包含有至少一位元線,沿著第一方向延伸;至少一字元
線,設於一基底上,且沿著一第二方向延伸,與該位元線交叉;一硬遮罩層,位
於該字元線上,使該字元線與該位元線電性隔離;一第一記憶胞,設於該字元線
的一側壁上;以及一第二記憶胞,設於該字元線的另一側壁上。
電阻式記憶體結構及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/02/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$81,400
4.其他應敘明事項:
一種電阻式記憶體單元,包含有至少一位元線,沿著第一方向延伸;至少一字元
線,設於一基底上,且沿著一第二方向延伸,與該位元線交叉;一硬遮罩層,位
於該字元線上,使該字元線與該位元線電性隔離;一第一記憶胞,設於該字元線
的一側壁上;以及一第二記憶胞,設於該字元線的另一側壁上。
與我聯繫