0960-550-797
LINE的ID:@ipo888 歡迎加入好友
力晶創新投資控股(公)公司公告
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性半導體記憶體裝置及其讀出方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$66,500
4.其他應敘明事項:
一種非揮發性半導體記憶體裝置，從每個記憶單元讀出三次以上之奇數次的資料
以根據多數決法則決定並輸出資料數值，包括：3以上之奇數個鎖存電路，每個
鎖存電路包括一電容，每個鎖存電路之該電容選擇性地依序保持從每個記憶單元
讀出該奇數次之該資料其中一者的電壓；以及一控制電路，在每一該奇數個鎖存
電路之該電容選擇性地依序儲存從每一該複數個記憶單元讀出該奇數次之該資料
其中一者的電壓之後，並聯連接該奇數個鎖存電路的電容，根據並聯連接之該奇
數個鎖存電路的電容的合成電壓並藉由該多數決法則決定該資料數值。
非揮發性半導體記憶體裝置及其讀出方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$66,500
4.其他應敘明事項:
一種非揮發性半導體記憶體裝置，從每個記憶單元讀出三次以上之奇數次的資料
以根據多數決法則決定並輸出資料數值，包括：3以上之奇數個鎖存電路，每個
鎖存電路包括一電容，每個鎖存電路之該電容選擇性地依序保持從每個記憶單元
讀出該奇數次之該資料其中一者的電壓；以及一控制電路，在每一該奇數個鎖存
電路之該電容選擇性地依序儲存從每一該複數個記憶單元讀出該奇數次之該資料
其中一者的電壓之後，並聯連接該奇數個鎖存電路的電容，根據並聯連接之該奇
數個鎖存電路的電容的合成電壓並藉由該多數決法則決定該資料數值。
1.專利、商標、著作或其他智慧財產權之內容:
垂直式無電容DRAM 記憶胞、DRAM 陣列及其操作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$58,800
4.其他應敘明事項:
一種垂直式無電容DRAM 記憶胞，包括：第一導電型的源極層、設置於源極層上
的第二導電型的儲存層、設置於儲存層上的第一導電型的主動層、設置於主動層
上的第二導電型的汲極層、設置於主動層旁且以第一閘介電層與主動層相隔的位
址閘，以及設置於儲存層旁且以第二閘介電層與儲存層相隔的儲存閘。要寫入此
記憶胞時，可開啟由儲存層、主動層、汲極層、第一閘介電層及位址閘所形成之
MOSFET，將載子自汲極層經主動層注入儲存層。
垂直式無電容DRAM 記憶胞、DRAM 陣列及其操作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$58,800
4.其他應敘明事項:
一種垂直式無電容DRAM 記憶胞，包括：第一導電型的源極層、設置於源極層上
的第二導電型的儲存層、設置於儲存層上的第一導電型的主動層、設置於主動層
上的第二導電型的汲極層、設置於主動層旁且以第一閘介電層與主動層相隔的位
址閘，以及設置於儲存層旁且以第二閘介電層與儲存層相隔的儲存閘。要寫入此
記憶胞時，可開啟由儲存層、主動層、汲極層、第一閘介電層及位址閘所形成之
MOSFET，將載子自汲極層經主動層注入儲存層。
1.專利、商標、著作或其他智慧財產權之內容:
一種半導體線路結構暨其製程
2.專利、商標、著作或其他智慧財產權之取得日期:105/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$56,300
4.其他應敘明事項:
本發明提出了一種半導體線路結構暨其製程，其製程步驟包含提供一基底，該基
底包含一目標層與一硬遮罩層、在該硬遮罩層上形成圖形化的大小內核體群組、
在該基底與該些大小內核體上共形地形成一間隙壁材質層、在間隙壁材質層的溝
槽中形成複數個填充體、進行一第一蝕刻製程去除裸露的該間隙壁材質層、以該
些填充體為遮罩進行一第二蝕刻製程圖形化該硬遮罩層、以及，以該圖形化硬遮
罩層為遮罩進行一第三蝕刻製程圖形化該導體層。
一種半導體線路結構暨其製程
2.專利、商標、著作或其他智慧財產權之取得日期:105/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$56,300
4.其他應敘明事項:
本發明提出了一種半導體線路結構暨其製程，其製程步驟包含提供一基底，該基
底包含一目標層與一硬遮罩層、在該硬遮罩層上形成圖形化的大小內核體群組、
在該基底與該些大小內核體上共形地形成一間隙壁材質層、在間隙壁材質層的溝
槽中形成複數個填充體、進行一第一蝕刻製程去除裸露的該間隙壁材質層、以該
些填充體為遮罩進行一第二蝕刻製程圖形化該硬遮罩層、以及，以該圖形化硬遮
罩層為遮罩進行一第三蝕刻製程圖形化該導體層。
1.專利、商標、著作或其他智慧財產權之內容:
位準移位電路以及利用位準移位電路之半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:105/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$88,300
4.其他應敘明事項:
一種位準移位電路，用以當具有一第一位準之一資料輸入信號儲存於一閂鎖後，
透過一輸出反相器輸出具有一第二位準之一資料輸出信號，其中上述位準移位電
路包括，一位準設定電路，當上述輸出資料信號具有一低電壓位準時，根據上述
輸入資料信號的變化將上述輸出資料信號設定為一低電壓位準。上述電壓位準電
路耦接至一輸出反相器之一輸出端，且具有一汲極以及一源極耦接至接地端之一
NMOS電晶體，且其中當上述輸入資料信號為一高電壓位時，上述NMOS電晶體導通。
位準移位電路以及利用位準移位電路之半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:105/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$88,300
4.其他應敘明事項:
一種位準移位電路，用以當具有一第一位準之一資料輸入信號儲存於一閂鎖後，
透過一輸出反相器輸出具有一第二位準之一資料輸出信號，其中上述位準移位電
路包括，一位準設定電路，當上述輸出資料信號具有一低電壓位準時，根據上述
輸入資料信號的變化將上述輸出資料信號設定為一低電壓位準。上述電壓位準電
路耦接至一輸出反相器之一輸出端，且具有一汲極以及一源極耦接至接地端之一
NMOS電晶體，且其中當上述輸入資料信號為一高電壓位時，上述NMOS電晶體導通。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:105/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$49,800
4.其他應敘明事項:
一種非揮發性記憶體裝置，包括非揮發性記憶胞陣列、資料輸入輸出匯流排、控
制器以及揮發性記憶體。非揮發性記憶胞陣列具有熔絲資料庫，熔絲資料庫儲存
組態資料以及控制器操作碼。控制器透過資料輸入輸出匯流排讀取熔絲資料庫中
的控制器操作碼。當非揮發性記憶體裝置進入啟動程序時，控制器將由熔絲資料
庫讀出的控制器操作碼寫入至揮發性記憶體。
非揮發性記憶體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:105/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$49,800
4.其他應敘明事項:
一種非揮發性記憶體裝置，包括非揮發性記憶胞陣列、資料輸入輸出匯流排、控
制器以及揮發性記憶體。非揮發性記憶胞陣列具有熔絲資料庫，熔絲資料庫儲存
組態資料以及控制器操作碼。控制器透過資料輸入輸出匯流排讀取熔絲資料庫中
的控制器操作碼。當非揮發性記憶體裝置進入啟動程序時，控制器將由熔絲資料
庫讀出的控制器操作碼寫入至揮發性記憶體。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/03/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$63,400
4.其他應敘明事項:
一種非揮發性記憶體及其製作方法。此非揮發性記憶體包括基底、多個字元線、
多個選擇線以及摻雜區。基底具有記憶胞區與二個選擇線區。選擇線區分別位於
記憶胞區的相對兩側。字元線設置於記憶胞區中。選擇線設置於選擇線區中。每
一字元線的線寬與每一選擇線的線寬相同。相鄰的字元線之間的間距、相鄰的選
擇線之間的間距以及相鄰的選擇線與字元線之間的間距相同。摻雜區位於每一字
元線兩側以及每一選擇線區的兩側的基底中。
非揮發性記憶體及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/03/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$63,400
4.其他應敘明事項:
一種非揮發性記憶體及其製作方法。此非揮發性記憶體包括基底、多個字元線、
多個選擇線以及摻雜區。基底具有記憶胞區與二個選擇線區。選擇線區分別位於
記憶胞區的相對兩側。字元線設置於記憶胞區中。選擇線設置於選擇線區中。每
一字元線的線寬與每一選擇線的線寬相同。相鄰的字元線之間的間距、相鄰的選
擇線之間的間距以及相鄰的選擇線與字元線之間的間距相同。摻雜區位於每一字
元線兩側以及每一選擇線區的兩側的基底中。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性半導體儲存裝置以及其控制方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/03/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$90,300
4.其他應敘明事項:
一非揮發性記憶體單元陣列被分為第一單元陣列以及第二單元陣列，頁面緩衝電
路設置於第一單元陣列以及第二單元陣列之間，且第二閂鎖電路設置於第一單元
陣列的外緣區域，且頁面緩衝電路透過第一單元陣列之總體位元線連接至上述第
二閂鎖電路。控制資料寫入至第一單元陣列或第二單元陣列係藉由在資料寫入時
，當寫入資料被閂鎖於第二閂鎖電路中之後，透過第一單元陣列之總體位元線將
寫入資料從第二閂鎖電路傳送至頁面緩衝電路。控制從第一單元陣列或第二單元
陣列讀取的資料輸出至外部電路係藉由在資料讀取時，透過第一單元陣列之總體
位元線將資料從頁面緩衝電路傳送至第二閂鎖電路。
公告更正本公司之子公司鉅晶電子股份有限公司104年 10月、11月及12月份衍生性商品交易資訊
1.事實發生日:105/01/25
2.發生緣由:更正本公司之子公司鉅晶電子股份有限公司份衍生性
商品交易資訊，該公司非以交易為目的，不符合避險會計之遠期
契約，其未沖銷契約之本年度認列未實現損益金額，104年10月
應為新台幣19,473仟元，該公司誤植為新台幣-19,473仟元；
104年11月應為新台幣17,144仟元，該公司誤植為新台幣-17,144
仟元；104年12月應為新台幣9,671仟元，該公司誤植為新台幣
-9,671仟元，特此更正。
3.因應措施:重新上傳至公開資訊觀測站。
4.其他應敘明事項:無
1.事實發生日:105/01/25
2.發生緣由:更正本公司之子公司鉅晶電子股份有限公司份衍生性
商品交易資訊，該公司非以交易為目的，不符合避險會計之遠期
契約，其未沖銷契約之本年度認列未實現損益金額，104年10月
應為新台幣19,473仟元，該公司誤植為新台幣-19,473仟元；
104年11月應為新台幣17,144仟元，該公司誤植為新台幣-17,144
仟元；104年12月應為新台幣9,671仟元，該公司誤植為新台幣
-9,671仟元，特此更正。
3.因應措施:重新上傳至公開資訊觀測站。
4.其他應敘明事項:無
1.專利、商標、著作或其他智慧財產權之內容:
穿透式電子顯微鏡試片的製備方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/11/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$41,200
4.其他應敘明事項:
一種穿透式電子顯微鏡試片的製備方法，包括下列步驟。對觀察對象進行第一薄
化處理，而在觀察對象的預定觀察區中形成具有耐化學處理的厚度的穿透式電子
顯微鏡試片。在室溫下對穿透式電子顯微鏡試片進行化學處理。對經化學處理的
穿透式電子顯微鏡試片進行第二薄化處理，使穿透式電子顯微鏡試片具有供穿透
式電子顯微鏡進行觀察的厚度。從觀察對象中取出穿透式電子顯微鏡試片。
穿透式電子顯微鏡試片的製備方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/11/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$41,200
4.其他應敘明事項:
一種穿透式電子顯微鏡試片的製備方法，包括下列步驟。對觀察對象進行第一薄
化處理，而在觀察對象的預定觀察區中形成具有耐化學處理的厚度的穿透式電子
顯微鏡試片。在室溫下對穿透式電子顯微鏡試片進行化學處理。對經化學處理的
穿透式電子顯微鏡試片進行第二薄化處理，使穿透式電子顯微鏡試片具有供穿透
式電子顯微鏡進行觀察的厚度。從觀察對象中取出穿透式電子顯微鏡試片。
1.專利、商標、著作或其他智慧財產權之內容:
爐管製程的派工控制方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/11/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$51,200
4.其他應敘明事項:
一種爐管製程的派工控制方法，包括下列步驟。在多批晶圓進入爐管之前，算出
各批晶圓的特性變異值。將多批晶圓依照特性變異值的大小進行排序。將多批晶
圓依照特性變異值由大到小的順序對應於爐管中造成特性變異值變小到變大的多
個位置擺放在爐管中。
爐管製程的派工控制方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/11/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$51,200
4.其他應敘明事項:
一種爐管製程的派工控制方法，包括下列步驟。在多批晶圓進入爐管之前，算出
各批晶圓的特性變異值。將多批晶圓依照特性變異值的大小進行排序。將多批晶
圓依照特性變異值由大到小的順序對應於爐管中造成特性變異值變小到變大的多
個位置擺放在爐管中。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/11/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$84,600
4.其他應敘明事項:
本發明提出一種非揮發性記憶體具有穿隧介電層、浮置閘極、控制閘極、閘間介
電層、第一摻雜區與第二摻雜區。穿隧介電層配置於基底上。浮置閘極配置於穿
隧介電層上，且浮置閘極具有凸出部。控制閘極配置於浮置閘極上方，並覆蓋、
環繞凸出部。其中，浮置閘極的凸出部無論從任何方向(例如位元線或字元線方向
或位元線及字元線間所夾任何角度的方向)皆被控制閘極完全包覆、環繞在裡面。
閘間介電層配置於浮置閘極與控制閘極之間。第一摻雜區與第二摻雜區分別配置
於控制閘極二側的基底中。
非揮發性記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/11/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$84,600
4.其他應敘明事項:
本發明提出一種非揮發性記憶體具有穿隧介電層、浮置閘極、控制閘極、閘間介
電層、第一摻雜區與第二摻雜區。穿隧介電層配置於基底上。浮置閘極配置於穿
隧介電層上，且浮置閘極具有凸出部。控制閘極配置於浮置閘極上方，並覆蓋、
環繞凸出部。其中，浮置閘極的凸出部無論從任何方向(例如位元線或字元線方向
或位元線及字元線間所夾任何角度的方向)皆被控制閘極完全包覆、環繞在裡面。
閘間介電層配置於浮置閘極與控制閘極之間。第一摻雜區與第二摻雜區分別配置
於控制閘極二側的基底中。
1.專利、商標、著作或其他智慧財產權之內容:
立體垂直式存儲器的製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/11/18
3.取得專利、商標、著作或其他智慧財產權之成本:NT$64,709
4.其他應敘明事項:
本發明提出了一種新穎的立體垂直式記憶體製作方法，其步驟包含將由多個絕緣
介層與犧牲介層所構成的一多層結構分隔為一第一多層結構與一第二多層結構、
將多層結構中的犧牲介層替換為金屬介層、以及分別在兩多層結構中製作出通道
結構。
立體垂直式存儲器的製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/11/18
3.取得專利、商標、著作或其他智慧財產權之成本:NT$64,709
4.其他應敘明事項:
本發明提出了一種新穎的立體垂直式記憶體製作方法，其步驟包含將由多個絕緣
介層與犧牲介層所構成的一多層結構分隔為一第一多層結構與一第二多層結構、
將多層結構中的犧牲介層替換為金屬介層、以及分別在兩多層結構中製作出通道
結構。
1.專利、商標、著作或其他智慧財產權之內容:
半導體線路製作工藝
2.專利、商標、著作或其他智慧財產權之取得日期:104/11/18
3.取得專利、商標、著作或其他智慧財產權之成本:NT$75,833
4.其他應敘明事項:
本發明提出了一種用以形成特定圖形特徵的半導體製程，其步驟包含：在一基底
上形成一目標層、一硬遮罩層、以及複數個等間隔排列的內核體，於該些內核體
的側壁形成間隙壁體，去除該些內核體使得該些間隙壁體在該硬遮罩層上呈間隔
排列，以該些間隙壁體為遮罩圖形化該硬遮罩層，去除一預定區域外的硬遮罩體，
分別在該預定區域最兩側的數個該硬遮罩體上覆蓋一光阻，最後，以該光阻與剩
餘的硬遮罩體為遮罩圖形化該目標層。
半導體線路製作工藝
2.專利、商標、著作或其他智慧財產權之取得日期:104/11/18
3.取得專利、商標、著作或其他智慧財產權之成本:NT$75,833
4.其他應敘明事項:
本發明提出了一種用以形成特定圖形特徵的半導體製程，其步驟包含：在一基底
上形成一目標層、一硬遮罩層、以及複數個等間隔排列的內核體，於該些內核體
的側壁形成間隙壁體，去除該些內核體使得該些間隙壁體在該硬遮罩層上呈間隔
排列，以該些間隙壁體為遮罩圖形化該硬遮罩層，去除一預定區域外的硬遮罩體，
分別在該預定區域最兩側的數個該硬遮罩體上覆蓋一光阻，最後，以該光阻與剩
餘的硬遮罩體為遮罩圖形化該目標層。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性半導體儲存裝置以及其控制方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/11/17
3.取得專利、商標、著作或其他智慧財產權之成本:NT$225,717
4.其他應敘明事項:
一種非揮發性半導體記憶體裝置，從每個記憶單元讀出三次以上之奇數次的資料
以根據多數決法則決定並輸出資料數值，包括：3以上之奇數個鎖存電路，每個
鎖存電路包括一電容，每個鎖存電路之該電容選擇性地依序保持從每個記憶單元
讀出該奇數次之該資料其中一者的電壓；以及一控制電路，在每一該奇數個鎖存
電路之該電容選擇性地依序儲存從每一該複數個記憶單元讀出該奇數次之該資料
其中一者的電壓之後，並聯連接該奇數個鎖存電路的電容，根據並聯連接之該奇
數個鎖存電路的電容的合成電壓並藉由該多數決法則決定該資料數值。
非揮發性半導體儲存裝置以及其控制方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/11/17
3.取得專利、商標、著作或其他智慧財產權之成本:NT$225,717
4.其他應敘明事項:
一種非揮發性半導體記憶體裝置，從每個記憶單元讀出三次以上之奇數次的資料
以根據多數決法則決定並輸出資料數值，包括：3以上之奇數個鎖存電路，每個
鎖存電路包括一電容，每個鎖存電路之該電容選擇性地依序保持從每個記憶單元
讀出該奇數次之該資料其中一者的電壓；以及一控制電路，在每一該奇數個鎖存
電路之該電容選擇性地依序儲存從每一該複數個記憶單元讀出該奇數次之該資料
其中一者的電壓之後，並聯連接該奇數個鎖存電路的電容，根據並聯連接之該奇
數個鎖存電路的電容的合成電壓並藉由該多數決法則決定該資料數值。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性半導體記憶裝置及其寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/07/30
3.取得專利、商標、著作或其他智慧財產權之成本:NT$249,245
4.其他應敘明事項:
一種非揮發性半導體記憶裝置，包括：一非揮發性的記憶單元陣列；以及一控制電路
，用以控制該記憶單元陣列的寫入。在抹除已寫入記憶單元之資料的抹除處理之前或
之後，上述控制電路檢測寫入至上述記憶單元陣列時的寫入速度，決定每區塊或每字
元線之對應該寫入速度的寫入開始電壓，儲存上述所決定的寫入開始電壓於上述記憶
單元陣列，以及從上述記憶單元陣列讀出寫入開始電壓以寫入預定資料。
非揮發性半導體記憶裝置及其寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/07/30
3.取得專利、商標、著作或其他智慧財產權之成本:NT$249,245
4.其他應敘明事項:
一種非揮發性半導體記憶裝置，包括：一非揮發性的記憶單元陣列；以及一控制電路
，用以控制該記憶單元陣列的寫入。在抹除已寫入記憶單元之資料的抹除處理之前或
之後，上述控制電路檢測寫入至上述記憶單元陣列時的寫入速度，決定每區塊或每字
元線之對應該寫入速度的寫入開始電壓，儲存上述所決定的寫入開始電壓於上述記憶
單元陣列，以及從上述記憶單元陣列讀出寫入開始電壓以寫入預定資料。
1.專利、商標、著作或其他智慧財產權之內容:
位準移位電路以及利用位準移位電路之半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:104/07/30
3.取得專利、商標、著作或其他智慧財產權之成本:NT$264,596
4.其他應敘明事項:
一種位準移位電路，用以當具有一第一位準之一資料輸入信號儲存於一閂鎖後，透過
一輸出反相器輸出具有一第二位準之一資料輸出信號，其中上述位準移位電路包括，
一位準設定電路，當上述輸出資料信號具有一低電壓位準時，根據上述輸入資料信號
的變化將上述輸出資料信號設定為一低電壓位準。上述電壓位準電路耦接至一輸出反
相器之一輸出端，且具有一汲極以及一源極耦接至接地端之一NMOS電晶體，且其中當
上述輸入資料信號為一高電壓位時，上述NMOS電晶體導通。
位準移位電路以及利用位準移位電路之半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:104/07/30
3.取得專利、商標、著作或其他智慧財產權之成本:NT$264,596
4.其他應敘明事項:
一種位準移位電路，用以當具有一第一位準之一資料輸入信號儲存於一閂鎖後，透過
一輸出反相器輸出具有一第二位準之一資料輸出信號，其中上述位準移位電路包括，
一位準設定電路，當上述輸出資料信號具有一低電壓位準時，根據上述輸入資料信號
的變化將上述輸出資料信號設定為一低電壓位準。上述電壓位準電路耦接至一輸出反
相器之一輸出端，且具有一汲極以及一源極耦接至接地端之一NMOS電晶體，且其中當
上述輸入資料信號為一高電壓位時，上述NMOS電晶體導通。
.專利、商標、著作或其他智慧財產權之內容:
半導體記憶裝置及其ID碼及上位位址寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/07/30
3.取得專利、商標、著作或其他智慧財產權之成本:NT$243,174
4.其他應敘明事項:
快閃記憶體的半導體晶片D1~DN層疊而呈多晶片封裝(MCP)，每個半導體晶片D1~DN
包括用以儲存ID碼與上位位址的快閃記憶體的記憶胞陣列。ID碼於組裝處理前寫入
記憶胞陣列20的熔絲資料區20F。根據本發明，ID碼與上位位址可以被分配且簡單
地寫入多晶片封裝中的每個半導體晶片，而相比於習知技術不增加半導體晶片尺寸。
半導體記憶裝置及其ID碼及上位位址寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/07/30
3.取得專利、商標、著作或其他智慧財產權之成本:NT$243,174
4.其他應敘明事項:
快閃記憶體的半導體晶片D1~DN層疊而呈多晶片封裝(MCP)，每個半導體晶片D1~DN
包括用以儲存ID碼與上位位址的快閃記憶體的記憶胞陣列。ID碼於組裝處理前寫入
記憶胞陣列20的熔絲資料區20F。根據本發明，ID碼與上位位址可以被分配且簡單
地寫入多晶片封裝中的每個半導體晶片，而相比於習知技術不增加半導體晶片尺寸。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性半導體儲存裝置以及其控制方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/07/30
3.取得專利、商標、著作或其他智慧財產權之成本:NT$209,654
4.其他應敘明事項:
一非揮發性記憶體單元陣列被分為第一單元陣列以及第二單元陣列，頁面緩衝電路
設置於第一單元陣列以及第二單元陣列之間，且第二閂鎖電路設置於第一單元陣列
的外緣區域，且頁面緩衝電路透過第一單元陣列之總體位元線連接至上述第二閂鎖
電路。控制資料寫入至第一單元陣列或第二單元陣列係藉由在資料寫入時，當寫入
資料被閂鎖於第二閂鎖電路中之後，透過第一單元陣列之總體位元線將寫入資料從
第二閂鎖電路傳送至頁面緩衝電路。控制從第一單元陣列或第二單元陣列讀取的資
料輸出至外部電路係藉由在資料讀取時，透過第一單元陣列之總體位元線將資料從
頁面緩衝電路傳送至第二閂鎖電路。
非揮發性半導體儲存裝置以及其控制方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/07/30
3.取得專利、商標、著作或其他智慧財產權之成本:NT$209,654
4.其他應敘明事項:
一非揮發性記憶體單元陣列被分為第一單元陣列以及第二單元陣列，頁面緩衝電路
設置於第一單元陣列以及第二單元陣列之間，且第二閂鎖電路設置於第一單元陣列
的外緣區域，且頁面緩衝電路透過第一單元陣列之總體位元線連接至上述第二閂鎖
電路。控制資料寫入至第一單元陣列或第二單元陣列係藉由在資料寫入時，當寫入
資料被閂鎖於第二閂鎖電路中之後，透過第一單元陣列之總體位元線將寫入資料從
第二閂鎖電路傳送至頁面緩衝電路。控制從第一單元陣列或第二單元陣列讀取的資
料輸出至外部電路係藉由在資料讀取時，透過第一單元陣列之總體位元線將資料從
頁面緩衝電路傳送至第二閂鎖電路。
1.專利、商標、著作或其他智慧財產權之內容:
半導體記憶裝置及其ID碼及上位位址寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/08/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$63,900
4.其他應敘明事項:
快閃記憶體的半導體晶片D1~DN層疊而呈多晶片封裝(MCP)，每個半導體晶片D1~DN
包括用以儲存ID碼與上位位址的快閃記憶體的記憶胞陣列。ID碼於組裝處理前寫入
記憶胞陣列20的熔絲資料區20F。根據本發明，ID碼與上位位址可以被分配且簡單
地寫入多晶片封裝中的每個半導體晶片，而相比於習知技術不增加半導體晶片尺寸。
半導體記憶裝置及其ID碼及上位位址寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/08/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$63,900
4.其他應敘明事項:
快閃記憶體的半導體晶片D1~DN層疊而呈多晶片封裝(MCP)，每個半導體晶片D1~DN
包括用以儲存ID碼與上位位址的快閃記憶體的記憶胞陣列。ID碼於組裝處理前寫入
記憶胞陣列20的熔絲資料區20F。根據本發明，ID碼與上位位址可以被分配且簡單
地寫入多晶片封裝中的每個半導體晶片，而相比於習知技術不增加半導體晶片尺寸。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性半導體記憶裝置及其寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/08/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$75,300
4.其他應敘明事項:
一種非揮發性半導體記憶裝置，包括：一非揮發性的記憶單元陣列；以及一控制電路
，用以控制該記憶單元陣列的寫入。在抹除已寫入記憶單元之資料的抹除處理之前或
之後，上述控制電路檢測寫入至上述記憶單元陣列時的寫入速度，決定每區塊或每字
元線之對應該寫入速度的寫入開始電壓，儲存上述所決定的寫入開始電壓於上述記憶
單元陣列，以及從上述記憶單元陣列讀出寫入開始電壓以寫入預定資料。
非揮發性半導體記憶裝置及其寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:104/08/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$75,300
4.其他應敘明事項:
一種非揮發性半導體記憶裝置，包括：一非揮發性的記憶單元陣列；以及一控制電路
，用以控制該記憶單元陣列的寫入。在抹除已寫入記憶單元之資料的抹除處理之前或
之後，上述控制電路檢測寫入至上述記憶單元陣列時的寫入速度，決定每區塊或每字
元線之對應該寫入速度的寫入開始電壓，儲存上述所決定的寫入開始電壓於上述記憶
單元陣列，以及從上述記憶單元陣列讀出寫入開始電壓以寫入預定資料。
與我聯繫
