0960-550-797
LINE的ID:@ipo888 歡迎加入好友
力晶創新投資控股(公)公司公告
1.專利、商標、著作或其他智慧財產權之內容:
偵測微影熱點的方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 67,560
4.其他應敘明事項:
本發明提出了一種偵測微影熱點的方法，其步驟包含：接收一佈局圖形資料，對
該佈局圖形資料進行空間影像模擬以析取出多種空間影像強度指數，根據一或多
種該些空間影像強度指數的組合產生出多種空間影像偵測子，再根據該些空間影
像偵測子的數值來判定出所對應的微影熱點位置與種類。
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 58,200
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括電阻式隨機存取記憶胞串。電阻式隨機存取記憶
胞串包括基底、第一導電型導體層與多個堆疊結構。第一導電型導體層設置於基底
上。堆疊結構分離設置於第一導電型導體層上。各個堆疊結構包括第二導電型沉積
層、電阻式隨機存取記憶胞與第一導線。第二導電型沉積層設置於第一導電型導體
層上。電阻式隨機存取記憶胞設置於第二導電型沉積層上。第一導線設置於電阻式
隨機存取記憶胞上。
電阻式隨機存取記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 58,200
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括電阻式隨機存取記憶胞串。電阻式隨機存取記憶
胞串包括基底、第一導電型導體層與多個堆疊結構。第一導電型導體層設置於基底
上。堆疊結構分離設置於第一導電型導體層上。各個堆疊結構包括第二導電型沉積
層、電阻式隨機存取記憶胞與第一導線。第二導電型沉積層設置於第一導電型導體
層上。電阻式隨機存取記憶胞設置於第二導電型沉積層上。第一導線設置於電阻式
隨機存取記憶胞上。
1.專利、商標、著作或其他智慧財產權之內容:
半導體電晶體與快閃記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 66,400
4.其他應敘明事項:
一種快閃記憶體，設置於基底上。快閃記憶體具有半導體電晶體。此半導體電晶體
具有堆疊閘極結構、淡摻雜區與間隙壁。堆疊閘極結構具有依序設置於基底上的閘
介電層、第一導體層、介電層以及第二導體層。介電層周圍具有開口使第一導體層
電性連接第二導體層。淡摻雜區設置於堆疊閘極結構旁、且位於開口下的基底中。
間隙壁設置於堆疊閘極結構側壁。利用控制開口下第一導體層的高度可調整間隙壁
的寬度，以及利用介電層作為罩幕層設置淡摻雜區，可增加淡摻雜區裕度，得到良
好的電性。
半導體電晶體與快閃記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 66,400
4.其他應敘明事項:
一種快閃記憶體，設置於基底上。快閃記憶體具有半導體電晶體。此半導體電晶體
具有堆疊閘極結構、淡摻雜區與間隙壁。堆疊閘極結構具有依序設置於基底上的閘
介電層、第一導體層、介電層以及第二導體層。介電層周圍具有開口使第一導體層
電性連接第二導體層。淡摻雜區設置於堆疊閘極結構旁、且位於開口下的基底中。
間隙壁設置於堆疊閘極結構側壁。利用控制開口下第一導體層的高度可調整間隙壁
的寬度，以及利用介電層作為罩幕層設置淡摻雜區，可增加淡摻雜區裕度，得到良
好的電性。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶裝置與用於非揮發性記憶裝置的寫入電路及方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/03
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 213,003
4.其他應敘明事項:
一種用於非揮發性記憶裝置的寫入電路，所述非揮發性記憶裝置具備控制電路，該
控制電路在進行資料的寫入時，判斷每個記憶胞元的程式化結束，該寫入電路包括：
第1開關元件，基於由保存對應的記憶胞元的程式化校驗狀態的記憶元件所保存的
資料而受到通斷控制；判斷控制用MOS電晶體，進行程式化校驗的判斷控制；以及
第2開關元件，基於判斷控制訊號，將控制判斷控制用MOS電晶體的電壓施加至其閘
極，在進行程式化校驗之前，將判斷控制用MOS電晶體的閘極電壓設定成為將判斷
控制用MOS電晶體的臨限值電壓加上預設控制電壓值所得的電壓值。
非揮發性記憶裝置與用於非揮發性記憶裝置的寫入電路及方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/03
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 213,003
4.其他應敘明事項:
一種用於非揮發性記憶裝置的寫入電路，所述非揮發性記憶裝置具備控制電路，該
控制電路在進行資料的寫入時，判斷每個記憶胞元的程式化結束，該寫入電路包括：
第1開關元件，基於由保存對應的記憶胞元的程式化校驗狀態的記憶元件所保存的
資料而受到通斷控制；判斷控制用MOS電晶體，進行程式化校驗的判斷控制；以及
第2開關元件，基於判斷控制訊號，將控制判斷控制用MOS電晶體的電壓施加至其閘
極，在進行程式化校驗之前，將判斷控制用MOS電晶體的閘極電壓設定成為將判斷
控制用MOS電晶體的臨限值電壓加上預設控制電壓值所得的電壓值。
1.專利、商標、著作或其他智慧財產權之內容:
電壓產生電路、調節器電路、半導體記憶裝置及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/03
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 253,192
4.其他應敘明事項:
本發明的高電壓產生電路包括：電荷泵電路，進行升壓至比電源電壓高的高電壓；
以及輸出電壓控制電路，以使經升壓的上述高電壓變成規定目標電壓的方式進行
控制，上述輸出電壓控制電路包括至少2個無偏移比較器電路、或至少1個無偏移
比較器電路及至少1個差動放大器，上述無偏移比較器電路包括：耦合電容器，
輸入與上述高電壓對應的電壓；差動放大器，將來自上述耦合電容器的電壓與規定
的參考電壓進行比較，並將比較結果電壓輸出至上述電荷泵電路；以及多個開關，
分別連接於上述差動放大器，用以消除上述差動放大器的偏移。
電壓產生電路、調節器電路、半導體記憶裝置及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/03
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 253,192
4.其他應敘明事項:
本發明的高電壓產生電路包括：電荷泵電路，進行升壓至比電源電壓高的高電壓；
以及輸出電壓控制電路，以使經升壓的上述高電壓變成規定目標電壓的方式進行
控制，上述輸出電壓控制電路包括至少2個無偏移比較器電路、或至少1個無偏移
比較器電路及至少1個差動放大器，上述無偏移比較器電路包括：耦合電容器，
輸入與上述高電壓對應的電壓；差動放大器，將來自上述耦合電容器的電壓與規定
的參考電壓進行比較，並將比較結果電壓輸出至上述電荷泵電路；以及多個開關，
分別連接於上述差動放大器，用以消除上述差動放大器的偏移。
1.專利、商標、著作或其他智慧財產權之內容:
半導體電晶體與快閃記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/03
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 263,631
4.其他應敘明事項:
一種快閃記憶體，設置於基底上。快閃記憶體具有半導體電晶體。此半導體電晶體
具有堆疊閘極結構、淡摻雜區與間隙壁。堆疊閘極結構具有依序設置於基底上的閘
介電層、第一導體層、介電層以及第二導體層。介電層周圍具有開口使第一導體層
電性連接第二導體層。淡摻雜區設置於堆疊閘極結構旁、且位於開口下的基底中。
間隙壁設置於堆疊閘極結構側壁。利用控制開口下第一導體層的高度可調整間隙壁
的寬度，以及利用介電層作為罩幕層設置淡摻雜區，可增加淡摻雜區裕度，得到良
好的電性。
1.專利、商標、著作或其他智慧財產權之內容:
內部電源電壓輔助電路、半導體記憶裝置及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/03/07
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 323,256
4.其他應敘明事項:
本發明提供一種內部電源電壓輔助電路，用於內部電源電壓產生電路，內部電源
電壓產生電路包括：差動放大器，將供給至負載電路的內部電源電壓與規定的基
準電壓進行比較，並從輸出端子輸出控制電壓；及驅動電晶體，根據控制電壓來
驅動外部電源電壓。內部電源電壓輔助電路包括：時序檢測電路，檢測資料信號
的變化，產生並輸出檢測信號；及內部電源電壓輔助供給電路，基於檢測信號，
輔助性地供給針對負載電路的電流。因此，可穩定地輸出內部電源電壓，而消耗
電力不會大幅增大。本發明亦提供一種半導體記憶裝置及半導體裝置。
內部電源電壓輔助電路、半導體記憶裝置及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/03/07
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 323,256
4.其他應敘明事項:
本發明提供一種內部電源電壓輔助電路，用於內部電源電壓產生電路，內部電源
電壓產生電路包括：差動放大器，將供給至負載電路的內部電源電壓與規定的基
準電壓進行比較，並從輸出端子輸出控制電壓；及驅動電晶體，根據控制電壓來
驅動外部電源電壓。內部電源電壓輔助電路包括：時序檢測電路，檢測資料信號
的變化，產生並輸出檢測信號；及內部電源電壓輔助供給電路，基於檢測信號，
輔助性地供給針對負載電路的電流。因此，可穩定地輸出內部電源電壓，而消耗
電力不會大幅增大。本發明亦提供一種半導體記憶裝置及半導體裝置。
1.專利、商標、著作或其他智慧財產權之內容:
垂直通道電晶體陣列及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 238,089
4.其他應敘明事項:
一種垂直通道電晶體陣列，包括多條埋入式位元線、多條位元線接觸窗、多個埋入
式字元線與漏電流隔離結構。多個半導體柱構成垂直通道電晶體的主動區。多條埋
入式位元線平行設置於半導體基底中，在行方向延伸。多條位元線接觸窗分別設置
於埋入式位元線的一側。多個埋入式字元線，平行設置於埋入式位元線上方，在列
方向延伸，且隔著閘介電層而連接同一列之半導體柱。漏電流隔離結構設置於埋入
式位元線末端部分，以避免相鄰位元線接觸窗之間產生漏電流。
垂直通道電晶體陣列及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 238,089
4.其他應敘明事項:
一種垂直通道電晶體陣列，包括多條埋入式位元線、多條位元線接觸窗、多個埋入
式字元線與漏電流隔離結構。多個半導體柱構成垂直通道電晶體的主動區。多條埋
入式位元線平行設置於半導體基底中，在行方向延伸。多條位元線接觸窗分別設置
於埋入式位元線的一側。多個埋入式字元線，平行設置於埋入式位元線上方，在列
方向延伸，且隔著閘介電層而連接同一列之半導體柱。漏電流隔離結構設置於埋入
式位元線末端部分，以避免相鄰位元線接觸窗之間產生漏電流。
1.專利、商標、著作或其他智慧財產權之內容:
鎖存電路以及半導體記憶裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/06
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 160,497
4.其他應敘明事項:
鎖存電路包括：輸入電路，包含使與感測電壓相應的信號電流流入的輸入用PMOS
電晶體；第1反相器，包含第1 PMOS電晶體、第1 NMOS電晶體以及第1節點，所述
第1節點將第1 PMOS電晶體與第1 NMOS電晶體予以連接且連接於輸入電路；以及
第2反相器，包含第2 PMOS電晶體、第2 NMOS電晶體以及第2節點，所述第2節點將
第2 PMOS電晶體與第2 NMOS電晶體予以連接且第1反相器與第2反相器是級聯連接
而構成。
1.專利、商標、著作或其他智慧財產權之內容:
半導體裝置、測試裝置及測試系統
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/24
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 244,026
4.其他應敘明事項:
提供一種與先前技術相比電路構成簡單且可高精確度觀測內部電壓波形的半導體
裝置，所述半導體裝置包括：測試模式的控制電路，其檢測半導體裝置在既定的
觀測期間中進行動作時的內部電壓而進行波形觀測；以及比較單元，其在所述觀
測期間中將所述內部電壓與既定的基準電壓進行比較而輸出比較結果訊號，使所
述基準電壓變化而進行所述比較，並將所述觀測期間的內部電壓的電壓波形的比
較結果訊號輸出到測試裝置。
半導體裝置、測試裝置及測試系統
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/24
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 244,026
4.其他應敘明事項:
提供一種與先前技術相比電路構成簡單且可高精確度觀測內部電壓波形的半導體
裝置，所述半導體裝置包括：測試模式的控制電路，其檢測半導體裝置在既定的
觀測期間中進行動作時的內部電壓而進行波形觀測；以及比較單元，其在所述觀
測期間中將所述內部電壓與既定的基準電壓進行比較而輸出比較結果訊號，使所
述基準電壓變化而進行所述比較，並將所述觀測期間的內部電壓的電壓波形的比
較結果訊號輸出到測試裝置。
1.專利、商標、著作或其他智慧財產權之內容:
揮發性半導體記憶裝置、其再新控制電路及方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/03
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 211,113
4.其他應敘明事項:
一種揮發性半導體記憶裝置的再新控制電路，所述揮發性半導體記憶裝置包括各自
具有選擇用電晶體與記憶元件的多個記憶胞元，所述揮發性半導體記憶裝置的再新
控制電路包括：第1比較部件，將所述揮發性半導體記憶裝置的與通常記憶用記憶
胞元不同的記憶胞元的記憶電壓跟規定的臨界電壓進行比較，並輸出比較結果信號，
停止所述記憶胞元的自我再新，直至所述記憶電壓下降至小於規定的臨界電壓為止。
此處，所述揮發性半導體記憶裝置的與通常記憶用記憶胞元不同的記憶胞元是形成
在與所述通常記憶用記憶胞元的陣列鄰接的區域中。
1.專利、商標、著作或其他智慧財產權之內容:
內部電源電壓輔助電路、半導體記憶裝置及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/06
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 364,158
4.其他應敘明事項:
本發明提供一種內部電源電壓輔助電路，用於內部電源電壓產生電路，內部電源
電壓產生電路包括：差動放大器，將供給至負載電路的內部電源電壓與規定的基
準電壓進行比較，並從輸出端子輸出控制電壓；及驅動電晶體，根據控制電壓來
驅動外部電源電壓。內部電源電壓輔助電路包括：時序檢測電路，檢測資料信號
的變化，產生並輸出檢測信號；及內部電源電壓輔助供給電路，基於檢測信號，
輔助性地供給針對負載電路的電流。因此，可穩定地輸出內部電源電壓，而消耗
電力不會大幅增大。本發明亦提供一種半導體記憶裝置及半導體裝置。
內部電源電壓輔助電路、半導體記憶裝置及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/06
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 364,158
4.其他應敘明事項:
本發明提供一種內部電源電壓輔助電路，用於內部電源電壓產生電路，內部電源
電壓產生電路包括：差動放大器，將供給至負載電路的內部電源電壓與規定的基
準電壓進行比較，並從輸出端子輸出控制電壓；及驅動電晶體，根據控制電壓來
驅動外部電源電壓。內部電源電壓輔助電路包括：時序檢測電路，檢測資料信號
的變化，產生並輸出檢測信號；及內部電源電壓輔助供給電路，基於檢測信號，
輔助性地供給針對負載電路的電流。因此，可穩定地輸出內部電源電壓，而消耗
電力不會大幅增大。本發明亦提供一種半導體記憶裝置及半導體裝置。
1.專利、商標、著作或其他智慧財產權之內容:
電阻式記憶體結構及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/18
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 74,840
4.其他應敘明事項:
一種電阻式記憶體單元，包含有至少一位元線，沿著第一方向延伸；至少一字元
線，設於一基底上，且沿著一第二方向延伸，與該位元線交叉；一硬遮罩層，位
於該字元線上，使該字元線與該位元線電性隔離；一第一記憶胞，設於該字元線
的一側壁上，；以及一第二記憶胞，設於該字元線的另一側壁上。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性半導體記憶裝置及其寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/09
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 99,944
4.其他應敘明事項:
一種非揮發性半導體記憶裝置，包括：一非揮發性的記憶單元陣列；以及一控制
電路，用以控制該記憶單元陣列的寫入。在抹除已寫入記憶單元之資料的抹除處
理之前或之後，上述控制電路檢測寫入至上述記憶單元陣列時的寫入速度，決定
每區塊或每字元線之對應該寫入速度的寫入開始電壓，儲存上述所決定的寫入開
始電壓於上述記憶單元陣列，以及從上述記憶單元陣列讀出寫入開始電壓以寫入
預定資料。
非揮發性半導體記憶裝置及其寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/09
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 99,944
4.其他應敘明事項:
一種非揮發性半導體記憶裝置，包括：一非揮發性的記憶單元陣列；以及一控制
電路，用以控制該記憶單元陣列的寫入。在抹除已寫入記憶單元之資料的抹除處
理之前或之後，上述控制電路檢測寫入至上述記憶單元陣列時的寫入速度，決定
每區塊或每字元線之對應該寫入速度的寫入開始電壓，儲存上述所決定的寫入開
始電壓於上述記憶單元陣列，以及從上述記憶單元陣列讀出寫入開始電壓以寫入
預定資料。
1.專利、商標、著作或其他智慧財產權之內容:
橫向擴散金屬氧化半導體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 54,600
4.其他應敘明事項:
一種橫向擴散金屬氧化半導體元件的製造方法，其包括：提供基底，基底上已依序
形成有介電層、第一導體層、黏著層以及第二導體層。圖案化第二導體層，以形成
導體結構。於導體結構的一側的第一導體層與介電層中形成第一溝渠。以導體結構
作為罩幕，移除第一導體層與第一溝渠所暴露的部分基底，以形成閘極結構與第二
溝渠。於閘極結構的一側的基底中形成第一導電型的第一井區。於閘極結構的另一
側的基底中形成第二導電型的第二井區。於閘極結構的側壁形成間隙壁，間隙壁填
滿所述第二溝渠。於閘極結構的兩側的基底中形成汲極區及源極區。
橫向擴散金屬氧化半導體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 54,600
4.其他應敘明事項:
一種橫向擴散金屬氧化半導體元件的製造方法，其包括：提供基底，基底上已依序
形成有介電層、第一導體層、黏著層以及第二導體層。圖案化第二導體層，以形成
導體結構。於導體結構的一側的第一導體層與介電層中形成第一溝渠。以導體結構
作為罩幕，移除第一導體層與第一溝渠所暴露的部分基底，以形成閘極結構與第二
溝渠。於閘極結構的一側的基底中形成第一導電型的第一井區。於閘極結構的另一
側的基底中形成第二導電型的第二井區。於閘極結構的側壁形成間隙壁，間隙壁填
滿所述第二溝渠。於閘極結構的兩側的基底中形成汲極區及源極區。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 56,200
4.其他應敘明事項:
本發明提供一種非揮發性記憶體的製造方法。提供包括第一區與第二區的基底，並對
第一區進行第一圖案化步驟以在第一區中形成多個閘極堆疊結構。之後，形成覆蓋每
一閘極堆疊結構的側壁與上表面之第一側壁氧化層，並於第一側壁氧化層上形成保護
層。接著，對第二區進行離子植入製程，再對第二區進行第二圖案化步驟以在第二區
中形成多個閘極結構。然後，形成覆蓋每一閘極結構的側壁之第二側壁氧化層。
非揮發性記憶體的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 56,200
4.其他應敘明事項:
本發明提供一種非揮發性記憶體的製造方法。提供包括第一區與第二區的基底，並對
第一區進行第一圖案化步驟以在第一區中形成多個閘極堆疊結構。之後，形成覆蓋每
一閘極堆疊結構的側壁與上表面之第一側壁氧化層，並於第一側壁氧化層上形成保護
層。接著，對第二區進行離子植入製程，再對第二區進行第二圖案化步驟以在第二區
中形成多個閘極結構。然後，形成覆蓋每一閘極結構的側壁之第二側壁氧化層。
1.專利、商標、著作或其他智慧財產權之內容:
快閃記憶體閘極結構及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 91,400
4.其他應敘明事項:
本發明提供一種快閃記憶體閘極結構的製作方法，包含：首先提供一基底，再依序
形成一第一絕緣層、一第一導電層和一第二絕緣層覆蓋基底，然後在第一導電層和
第二絕緣層內形成至少一第一溝渠，之後形成一第二導電層和一遮罩層覆蓋第二絕
緣層，其中第二導電層填滿第一溝渠，接續形成複數個圖案化遮罩層，接著於各個
圖案化遮罩層之兩側各形成一側壁子，最後以圖案化遮罩層與側壁子為遮罩蝕刻第
一導電層，直至第一絕緣層曝露出來，以形成一第一閘極結構和一第二閘極結構。
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 63,200
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括基底、介電層與至少一記憶胞串。介電層設置於
基底上。記憶胞串包括多個記憶胞與多個第二介層窗。記憶胞垂直相鄰地設置於介
電層中，且各個記憶胞包括第一介層窗、二導線與二可變電阻結構。導線分別設置
於第一介層窗的兩側。可變電阻結構分別設置於第一介層窗與導線之間。在垂直相
鄰的兩個記憶胞中，位於上方的記憶胞的可變電阻結構與位於下方的記憶胞的可變
電阻結構彼此隔離。第二介層窗分別設置於第一介層窗下方的介電層中並連接於第
一介層窗，且垂直相鄰的兩個第一介層窗藉由第二介層窗進行連接。
電阻式隨機存取記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 63,200
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括基底、介電層與至少一記憶胞串。介電層設置於
基底上。記憶胞串包括多個記憶胞與多個第二介層窗。記憶胞垂直相鄰地設置於介
電層中，且各個記憶胞包括第一介層窗、二導線與二可變電阻結構。導線分別設置
於第一介層窗的兩側。可變電阻結構分別設置於第一介層窗與導線之間。在垂直相
鄰的兩個記憶胞中，位於上方的記憶胞的可變電阻結構與位於下方的記憶胞的可變
電阻結構彼此隔離。第二介層窗分別設置於第一介層窗下方的介電層中並連接於第
一介層窗，且垂直相鄰的兩個第一介層窗藉由第二介層窗進行連接。
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體結構及電阻式隨機存取記憶體的操作方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/10/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 61,800
4.其他應敘明事項:
一種電阻式隨機存取記憶體結構，包括第一電晶體、第二電晶體與電阻式隨機存取
記憶胞串。藉由第一電晶體的第一端子與第二電晶體電性連接，而使得第一電晶體
與第二電晶體串聯。電阻式隨機存取記憶胞串包括彼此電性連接的多個記憶胞，且
電性連接至第一電晶體的第二端子。
1.專利、商標、著作或其他智慧財產權之內容:
動態記憶體測試裝置及其測試方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 51,200
4.其他應敘明事項:
一種動態記憶體的測試裝置及測試方法。動態記憶體測試裝置包括系統整合式晶片，
用以耦接至動態記憶體。系統整合式晶片包括控制單元以及內嵌式記憶體裝置。控制
單元耦接至動態記憶體。內嵌式記憶體裝置儲存記憶體測試程式碼，其中，控制單元
讀取記憶體測試程式碼並藉由執行記憶體測試程式碼以對動態記憶體執行測試動作。
動態記憶體測試裝置及其測試方法
2.專利、商標、著作或其他智慧財產權之取得日期:105/11/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 51,200
4.其他應敘明事項:
一種動態記憶體的測試裝置及測試方法。動態記憶體測試裝置包括系統整合式晶片，
用以耦接至動態記憶體。系統整合式晶片包括控制單元以及內嵌式記憶體裝置。控制
單元耦接至動態記憶體。內嵌式記憶體裝置儲存記憶體測試程式碼，其中，控制單元
讀取記憶體測試程式碼並藉由執行記憶體測試程式碼以對動態記憶體執行測試動作。
與我聯繫
