0960-550-797
LINE的ID:@ipo888 歡迎加入好友
力晶創新投資控股(公)公司公告
1.專利、商標、著作或其他智慧財產權之內容:
半導體結構及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 61,000
4.其他應敘明事項:
一種半導體結構及其製造方法。半導體結構包括基底、多數層複合層以及至少一
複合柱。基底包括第一區以及第二區。複合層位於基底上。各複合層包括至少一
裸露表面以及至少一側壁。裸露表面以及側壁形成至少一階梯結構。複合柱位於
複合層的裸露表面上。
半導體結構及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 61,000
4.其他應敘明事項:
一種半導體結構及其製造方法。半導體結構包括基底、多數層複合層以及至少一
複合柱。基底包括第一區以及第二區。複合層位於基底上。各複合層包括至少一
裸露表面以及至少一側壁。裸露表面以及側壁形成至少一階梯結構。複合柱位於
複合層的裸露表面上。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 44,400
4.其他應敘明事項:
一種非揮發性記憶體的製造方法，包括：在基底上依序形成介電層、第一導體層
以及蝕刻終止層。圖案化蝕刻終止層，以形成開口。於基底上形成填滿開口的第
二導體層。於第二導體層上形成頂蓋層，並圖案化頂蓋層、第二導體層以及蝕刻
終止層，以形成堆疊結構並暴露出第一導體層。於堆疊結構的側壁形成間隙壁，
並於堆疊結構一側的第一導體層上形成圖案化的罩幕層。移除間隙壁後，以圖案
化的頂蓋層與圖案化的罩幕層為罩幕，移除部分第一導體層而形成選擇閘極與浮
置閘極。間隙壁可用來定義選擇閘極與浮置閘極的間距。
1.專利、商標、著作或其他智慧財產權之內容:
曝光機台對準光源裝置內的模組作動監控方法及監控系統
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 58,200
4.其他應敘明事項:
一種曝光機台對準光源裝置內的模組作動監控方法，包括下列步驟。提供一對準
光源裝置。對準光源裝置包括至少一模組。藉由非接觸式位置量測法量測模組的
絕對偏移值。判斷此絕對偏移值是否超過容許範圍。當所量測的絕對偏移值超過
容許範圍時，產生一異常訊號。
曝光機台對準光源裝置內的模組作動監控方法及監控系統
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 58,200
4.其他應敘明事項:
一種曝光機台對準光源裝置內的模組作動監控方法，包括下列步驟。提供一對準
光源裝置。對準光源裝置包括至少一模組。藉由非接觸式位置量測法量測模組的
絕對偏移值。判斷此絕對偏移值是否超過容許範圍。當所量測的絕對偏移值超過
容許範圍時，產生一異常訊號。
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 59,200
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括基底、介電層、多個記憶胞及內連線結構。介
電層設置於基底上。記憶胞垂直相鄰地設置於介電層中，且各個記憶胞包括第一
電極、第二電極及可變電阻結構。第二電極設置於第一電極上。可變電阻結構設
置於第一電極與第二電極之間。在垂直相鄰的兩個記憶胞中，位於上方的記憶胞
的第一電極與位於下方的記憶胞的第二電極設置於相鄰的可變電阻結構之間且彼
此隔離。內連線結構設置於介電層中且將記憶胞的第一電極進行連接。
電阻式隨機存取記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 59,200
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括基底、介電層、多個記憶胞及內連線結構。介
電層設置於基底上。記憶胞垂直相鄰地設置於介電層中，且各個記憶胞包括第一
電極、第二電極及可變電阻結構。第二電極設置於第一電極上。可變電阻結構設
置於第一電極與第二電極之間。在垂直相鄰的兩個記憶胞中，位於上方的記憶胞
的第一電極與位於下方的記憶胞的第二電極設置於相鄰的可變電阻結構之間且彼
此隔離。內連線結構設置於介電層中且將記憶胞的第一電極進行連接。
1.專利、商標、著作或其他智慧財產權之內容:
製程控制方法與製程控制系統
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 65,200
4.其他應敘明事項:
一種製程控制方法，適用於對批次的多個晶圓進行沉積製程，包括：根據機台的
歷史資訊與批次的產品資訊來決定批次的晶圓的擺放位置；根據批次的晶圓的穢韘鼽m與機台的歷史資訊來求出各擺放位置的目標值；根據機台的歷史資訊、批
次的產品資訊以及各擺放位置的目標值來求出製程參數；以及根據批次的晶圓的
擺放位置與製程參數進行沉積製程。
1.專利、商標、著作或其他智慧財產權之內容:
靜態隨機存取記憶體
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 45,600
4.其他應敘明事項:
一種靜態隨機存取記憶體，包括至少一個靜態隨機存取記憶胞。靜態隨機存取記
憶胞的閘極佈局包括第一至第四條狀摻雜區、凹入式閘極線、第一閘極線及第二
閘極線。第一至第四條狀摻雜區依序設置於基底中且彼此分離。凹入式閘極線相
交於第一至第四條狀摻雜區。第一至第四條狀摻雜區在與凹入式閘極線的相交處
斷開。第一閘極線相交於第一條狀摻雜區與第二條狀摻雜區。第一條狀摻雜區與
第二條狀摻雜區在與第一閘極線的相交處斷開。第二閘極線相交於第三條狀摻雜
區與第四條狀摻雜區。第三條狀摻雜區與第四條狀摻雜區在與第二閘極線的相交
處斷開。
靜態隨機存取記憶體
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 45,600
4.其他應敘明事項:
一種靜態隨機存取記憶體，包括至少一個靜態隨機存取記憶胞。靜態隨機存取記
憶胞的閘極佈局包括第一至第四條狀摻雜區、凹入式閘極線、第一閘極線及第二
閘極線。第一至第四條狀摻雜區依序設置於基底中且彼此分離。凹入式閘極線相
交於第一至第四條狀摻雜區。第一至第四條狀摻雜區在與凹入式閘極線的相交處
斷開。第一閘極線相交於第一條狀摻雜區與第二條狀摻雜區。第一條狀摻雜區與
第二條狀摻雜區在與第一閘極線的相交處斷開。第二閘極線相交於第三條狀摻雜
區與第四條狀摻雜區。第三條狀摻雜區與第四條狀摻雜區在與第二閘極線的相交
處斷開。
1.專利、商標、著作或其他智慧財產權之內容:
一種爐管製程的派工控制方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 51,200
4.其他應敘明事項:
一種爐管製程的派工控制方法，包括下列步驟。決定有效派工區間。決定進入爐管
的批次形成站點。當多個批貨進入爐管的前N站機台時，依照第一批貨的優先權進
行派工。於有效派工區間中，搜索與第一批貨的爐管條件相同的第二批貨。提高第
二批貨的優先權，使得第二批貨與第一批貨在批次形成站點時為同一批次。當第一
批貨進入批次形成站點時，於批次形成站點進行派工。
1.專利、商標、著作或其他智慧財產權之內容:
能改善像素動態範圍的CMOS影像感應器
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 63,600
4.其他應敘明事項:
一種影像感應器，包含有一半導體基底，其具有一主表面；一移轉電晶體，包含
一移轉閘極，設置於該半導體基底的該主表面上；一光感結構，設於該移轉閘極
一側的該半導體基底內；一浮置擴散節點，設於該移轉閘極另一側的該半導體基
底內；一重置電晶體，經由該浮置擴散節點串接於該移轉電晶體；一源極跟隨電
晶體，包含一源極跟隨閘極；以及一垂直電容結構，其中該垂直電容結構具有一
第一垂直電極板以及一第二垂直電極板，該第一垂直電極板係電連接該源極跟隨
閘極以及該浮置擴散節點。
能改善像素動態範圍的CMOS影像感應器
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 63,600
4.其他應敘明事項:
一種影像感應器，包含有一半導體基底，其具有一主表面；一移轉電晶體，包含
一移轉閘極，設置於該半導體基底的該主表面上；一光感結構，設於該移轉閘極
一側的該半導體基底內；一浮置擴散節點，設於該移轉閘極另一側的該半導體基
底內；一重置電晶體，經由該浮置擴散節點串接於該移轉電晶體；一源極跟隨電
晶體，包含一源極跟隨閘極；以及一垂直電容結構，其中該垂直電容結構具有一
第一垂直電極板以及一第二垂直電極板，該第一垂直電極板係電連接該源極跟隨
閘極以及該浮置擴散節點。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 62,200
4.其他應敘明事項:
一種非揮發性記憶體，包括基底、第一堆疊結構、第二堆疊結構、第五導體層、第
一摻雜區與第二摻雜區。第一堆疊結構包括第一導體層與第二導體層。第一導體層
與第二導體層依序堆疊於基底上且相互隔離。第二堆疊結構與第一堆疊結構分離設
置，且包括第三導體層與第四導體層。第三導體層與第四導體層依序堆疊於基底上
且相互連接。第五導體層設置於第一堆疊結構遠離第二堆疊結構的一側的基底上。
第一摻雜區設置於第五導體層下方的基底中。第二摻雜區設置於第二堆疊結構遠離
第一堆疊結構的一側的基底中。
1.專利、商標、著作或其他智慧財產權之內容:
晶圓傳送盒搬運方法、橋接儲存器、以及控制裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 47,200
4.其他應敘明事項:
一種晶圓傳送盒搬運方法，可用於控制包括至少兩個進出埠的橋接儲存器。上述
晶圓傳送盒搬運方法包括以下步驟：先攔截一存入命令予以保留不執行、主動觸
發後續執行條件以接收其下一道搬出命令、將兩道命令整合用以發送一直接搬運
命令。存入命令用以控制橋接儲存器將晶圓傳送盒透過第一進出埠搬進橋接儲存
器並儲存晶圓傳送盒至儲存單元。搬出命令用以控制橋接儲存器將晶圓傳送盒透
過第二進出埠搬出橋接儲存器的儲存單元。直接搬運命令控制橋接儲存器將晶圓
傳送盒從第一進出埠直接搬運至第二進出埠，可省略搬入儲存單元及搬出儲存單
元之程序。
晶圓傳送盒搬運方法、橋接儲存器、以及控制裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 47,200
4.其他應敘明事項:
一種晶圓傳送盒搬運方法，可用於控制包括至少兩個進出埠的橋接儲存器。上述
晶圓傳送盒搬運方法包括以下步驟：先攔截一存入命令予以保留不執行、主動觸
發後續執行條件以接收其下一道搬出命令、將兩道命令整合用以發送一直接搬運
命令。存入命令用以控制橋接儲存器將晶圓傳送盒透過第一進出埠搬進橋接儲存
器並儲存晶圓傳送盒至儲存單元。搬出命令用以控制橋接儲存器將晶圓傳送盒透
過第二進出埠搬出橋接儲存器的儲存單元。直接搬運命令控制橋接儲存器將晶圓
傳送盒從第一進出埠直接搬運至第二進出埠，可省略搬入儲存單元及搬出儲存單
元之程序。
1.專利、商標、著作或其他智慧財產權之內容:
快閃記憶體的製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 49,200
4.其他應敘明事項:
本發明提供一種快閃記憶體的製作方法，特別採用等向性蝕刻的方式移除介電
層，製作方法包含首先提供一鰭狀結構，鰭狀結構包含一浮置閘極材料層、一
氧化層和一半導體層，一絕緣層設置於鰭狀結構之兩側，然後形成一介電層順
應地覆蓋浮置閘極材料層以及絕緣層，之後形成一圖案化第一遮罩層、一圖案
化第二遮罩層、一控制閘極由上至下依序堆疊於介電層上，並且控制閘極橫跨
至少一個鰭狀結構，接著進行至少一次的一第一等向性蝕刻步驟，以浮置閘極
材料層和絕緣層作為蝕刻停止層，等向性移除曝露的介電層，直至介電層被完
全移除。
1.專利、商標、著作或其他智慧財產權之內容:
化學機械研磨製程
2.專利、商標、著作或其他智慧財產權之取得日期:106/01/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 68,200
4.其他應敘明事項:
本發明是揭露一種化學機械研磨製程。首先提供一化學機械研磨機台，且該機台
包含一研磨墊。然後進行一暖機步驟，其中該暖機步驟包含提供一研磨漿料並且
利用一研磨器對該研磨墊進行一刮除研磨顆粒之動作。之後再進行一研磨步驟研
磨一產品晶圓。
1.專利、商標、著作或其他智慧財產權之內容:
半導體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 52,200
4.其他應敘明事項:
一種半導體元件及其製造方法，其製造方法包括下列步驟。提供基底。形成閘介
電層以覆蓋部分基底。形成閘極位於閘介電層上。對部分閘極進行第一摻雜製程
以在閘極形成多個閘極摻雜區和至少一個閘極未摻雜區，至少一個閘極未摻雜區
位於閘極摻雜區之間且至少一個閘極未摻雜區的寬度總合為第一寬度。形成介電
層以覆蓋閘極的頂表面和側壁。對基底進行第二摻雜製程以形成源極區和汲極區
，其中源極區和汲極區之間的最短距離為第二寬度。
半導體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 52,200
4.其他應敘明事項:
一種半導體元件及其製造方法，其製造方法包括下列步驟。提供基底。形成閘介
電層以覆蓋部分基底。形成閘極位於閘介電層上。對部分閘極進行第一摻雜製程
以在閘極形成多個閘極摻雜區和至少一個閘極未摻雜區，至少一個閘極未摻雜區
位於閘極摻雜區之間且至少一個閘極未摻雜區的寬度總合為第一寬度。形成介電
層以覆蓋閘極的頂表面和側壁。對基底進行第二摻雜製程以形成源極區和汲極區
，其中源極區和汲極區之間的最短距離為第二寬度。
1.專利、商標、著作或其他智慧財產權之內容:
具有奈米腔的集成生物感測器及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 118,400
4.其他應敘明事項:
一種生物感測器，包含有一基底，其上設有一光感測區。在基底上設有一第一介
電層、一擴散阻擋層、一第二介電層。第二介電層中設有一溝槽凹陷結構，其內
設有一濾光材料層，被一上蓋層封蓋住。上蓋層上設有一第一鈍化層以及一奈米
腔結構層，其中於奈米腔結構層中，設有一奈米腔。於奈米腔的側壁及底部設有
一第二鈍化層。
具有奈米腔的集成生物感測器及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 118,400
4.其他應敘明事項:
一種生物感測器，包含有一基底，其上設有一光感測區。在基底上設有一第一介
電層、一擴散阻擋層、一第二介電層。第二介電層中設有一溝槽凹陷結構，其內
設有一濾光材料層，被一上蓋層封蓋住。上蓋層上設有一第一鈍化層以及一奈米
腔結構層，其中於奈米腔結構層中，設有一奈米腔。於奈米腔的側壁及底部設有
一第二鈍化層。
1.專利、商標、著作或其他智慧財產權之內容:
快閃記憶體裝置及資料抹除方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 52,600
4.其他應敘明事項:
快閃記憶體及其資料抹除方法。資料抹除方法包括：設定依序遞增的多個抹除電
壓，並分別依據抹除電壓對快閃記憶體的多個記憶胞執行多數次的資料抹除動作
；記錄最後一次抹除動作對應的抹除電壓為記錄抹除電壓；設定依序遞增的多個
讀取電壓，並依據讀取電壓針對記憶胞執行多個資料讀取動作，並記錄最後一次
讀取動作的最後讀取電壓值；設定最終抹除電壓以對記憶胞執行最終抹除動作，
其中最終抹除電壓的電壓值等於抹除驗證電壓的電壓值、最後讀取電壓值以及記
錄抹除電壓的電壓值的和。
快閃記憶體裝置及資料抹除方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 52,600
4.其他應敘明事項:
快閃記憶體及其資料抹除方法。資料抹除方法包括：設定依序遞增的多個抹除電
壓，並分別依據抹除電壓對快閃記憶體的多個記憶胞執行多數次的資料抹除動作
；記錄最後一次抹除動作對應的抹除電壓為記錄抹除電壓；設定依序遞增的多個
讀取電壓，並依據讀取電壓針對記憶胞執行多個資料讀取動作，並記錄最後一次
讀取動作的最後讀取電壓值；設定最終抹除電壓以對記憶胞執行最終抹除動作，
其中最終抹除電壓的電壓值等於抹除驗證電壓的電壓值、最後讀取電壓值以及記
錄抹除電壓的電壓值的和。
1.專利、商標、著作或其他智慧財產權之內容:
半導體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 58,600
4.其他應敘明事項:
一種半導體元件，包括：基底、至少一感測器、介電層、至少一光導管結構、至少
一焊墊、遮蔽層以及保護層。感測器位於第一區的基底中。介電層位於基底上。光
導管結構位於第一區的介電層中。光導管結構對應於感測器。焊墊位於第二區的介
電層中。遮蔽層位於介電層上，其中遮蔽層環繞光導管結構。保護層位於遮蔽層上
。焊墊上方的介電層、遮蔽層以及保護層中具有至少一焊墊開口，以暴露對應的焊
墊的頂面。
半導體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 58,600
4.其他應敘明事項:
一種半導體元件，包括：基底、至少一感測器、介電層、至少一光導管結構、至少
一焊墊、遮蔽層以及保護層。感測器位於第一區的基底中。介電層位於基底上。光
導管結構位於第一區的介電層中。光導管結構對應於感測器。焊墊位於第二區的介
電層中。遮蔽層位於介電層上，其中遮蔽層環繞光導管結構。保護層位於遮蔽層上
。焊墊上方的介電層、遮蔽層以及保護層中具有至少一焊墊開口，以暴露對應的焊
墊的頂面。
1.專利、商標、著作或其他智慧財產權之內容:
ＣＭＯＳ影像感測單元及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 51,200
4.其他應敘明事項:
一種CMOS影像感測單元及其製造方法。所述影像感測單元包括感光二極體、轉移
閘、重置閘、源極隨耦閘、轉移閘與重置閘之間的浮汲極區、以及PIP型電容器，
其中PIP型電容器的複晶矽下電極與浮汲極區和源極隨耦閘電性連接，而兼作為浮
汲極區和源極隨耦閘之間的內連線。所述製造方法包括：在浮汲極區和源極隨耦
閘上形成接觸窗，然後形成PIP型電容器，其複晶矽下電極與各接觸窗連接。
1.專利、商標、著作或其他智慧財產權之內容:
靜態隨機存取記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$53,000
4.其他應敘明事項:
本發明提供一種靜態隨機存取記憶體，包括第一反相器、第二反相器、第一通道
閘電晶體及第二通道閘電晶體。第一反相器包括第一上拉電晶體與第一下拉電晶
體。第二反相器包括第二上拉電晶體與第二下拉電晶體。第一反相器和第二反相
器係呈交互耦合連接。第一通道閘電晶體之汲極耦接於第一反相器之輸出端，第
一通道閘電晶體之源極耦接於第一位元線。第二通道閘電晶體之汲極耦接於第二
反相器之輸出端，第二通道閘電晶體之源極耦接於第二位元線。第一上拉電晶體
與第二上拉電晶體為設置於元件隔離結構上的鑲嵌型電晶體。
1.專利、商標、著作或其他智慧財產權之內容:
電壓產生電路、調節器電路、半導體記憶裝置及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 102,400
4.其他應敘明事項:
本發明的高電壓產生電路包括：電荷泵電路，進行升壓至比電源電壓高的高電壓；
以及輸出電壓控制電路，以使經升壓的上述高電壓變成規定目標電壓的方式進行控
制，上述輸出電壓控制電路包括至少2個無偏移比較器電路、或至少1個無偏移比較
器電路及至少1個差動放大器，上述無偏移比較器電路包括：耦合電容器，輸入與
上述高電壓對應的電壓；差動放大器，將來自上述耦合電容器的電壓與規定的參考
電壓進行比較，並將比較結果電壓輸出至上述電荷泵電路；以及多個開關，分別連
接於上述差動放大器，用以消除上述差動放大器的偏移。
電壓產生電路、調節器電路、半導體記憶裝置及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 102,400
4.其他應敘明事項:
本發明的高電壓產生電路包括：電荷泵電路，進行升壓至比電源電壓高的高電壓；
以及輸出電壓控制電路，以使經升壓的上述高電壓變成規定目標電壓的方式進行控
制，上述輸出電壓控制電路包括至少2個無偏移比較器電路、或至少1個無偏移比較
器電路及至少1個差動放大器，上述無偏移比較器電路包括：耦合電容器，輸入與
上述高電壓對應的電壓；差動放大器，將來自上述耦合電容器的電壓與規定的參考
電壓進行比較，並將比較結果電壓輸出至上述電荷泵電路；以及多個開關，分別連
接於上述差動放大器，用以消除上述差動放大器的偏移。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 51,200
4.其他應敘明事項:
一種非揮發性記憶體，包括基底、堆疊結構、二個通道結構及二層電荷儲存層。
堆疊結構設置於基底上，且包括多層第一導體層、多層介電層及二層第二導體層。
介電層與第一導體層交替地堆疊。第二導體層分離設置於介電層中最上方的一者
上。通道結構設置於堆疊結構兩側的基底上。電荷儲存層設置於堆疊結構與通道
結構之間。
非揮發性記憶體
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 51,200
4.其他應敘明事項:
一種非揮發性記憶體，包括基底、堆疊結構、二個通道結構及二層電荷儲存層。
堆疊結構設置於基底上，且包括多層第一導體層、多層介電層及二層第二導體層。
介電層與第一導體層交替地堆疊。第二導體層分離設置於介電層中最上方的一者
上。通道結構設置於堆疊結構兩側的基底上。電荷儲存層設置於堆疊結構與通道
結構之間。
與我聯繫
