0960-550-797
LINE的ID:@ipo888 歡迎加入好友
力晶創新投資控股(公)公司公告
1.專利、商標、著作或其他智慧財產權之內容:
用於非揮發性記憶裝置的感測電路以及非揮發性記憶裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/28
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 244,668
4.其他應敘明事項:
一種感測電路，被設置於包含鎖存器的頁面緩衝器中，並且感測資料，所述鎖存
器是在對非揮發性記憶裝置的記憶胞元寫入或讀出資料時暫時保存資料，該感測
電路包括：第1開關元件及疊閘型控制元件，串聯連接於第1訊號線與鎖存器的第
1端子之間；以及第2開關元件，連接於第1開關元件與疊閘型控制元件之間，在藉
由感測致能訊號來使第1開關元件導通的感測開始前，疊閘型控制元件的浮動閘極
的電壓設定為將從疊閘型控制元件的浮動閘極所見的臨限值電壓加上規定電壓所得
的電壓值，之後感測記憶胞元的資料。
1.專利、商標、著作或其他智慧財產權之內容:
電晶體測試電路及方法、半導體記憶裝置以及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/28
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 263,620
4.其他應敘明事項:
本發明提供可對每個晶片高準確度地測定半導體裝置中所含的電晶體的擊穿電壓
的電晶體測試電路等。電晶體測試電路，其設置於半導體晶片，測定MOS電晶體的
擊穿電壓，該電晶體測試電路包括：電壓施加裝置，對所述MOS電晶體的汲極、源
極及閘極中的至少其中之一施加預定的測試電壓；電流檢測電路，當施加所述測試
電壓時，對從所述MOS電晶體流至負載電路的電流進行檢測；電流鏡電壓輸出電路
，產生與檢測出的所述電流對應的鏡像電流並輸出；以及比較器電路，將所述鏡像
電流與預定的基準電流進行比較並輸出比較結果訊號。
1.專利、商標、著作或其他智慧財產權之內容:
快閃記憶體閘極結構及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 245,647
4.其他應敘明事項:
本發明提供一種快閃記憶體閘極結構的製作方法，包含：首先提供一基底，再依
序形成一第一絕緣層、一第一導電層和一第二絕緣層覆蓋基底，然後在第一導電
層和第二絕緣層內形成至少一第一溝渠，之後形成一第二導電層和一遮罩層覆蓋
第二絕緣層，其中第二導電層填滿第一溝渠，接續形成複數個圖案化遮罩層，接
著於各個圖案化遮罩層之兩側各形成一側壁子，最後以圖案化遮罩層與側壁子為
遮罩蝕刻第一導電層，直至第一絕緣層曝露出來，以形成一第一閘極結構和一第
二閘極結構。
1.專利、商標、著作或其他智慧財產權之內容:
爐管製程的派工控制方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/28
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 225,784
4.其他應敘明事項:
一種爐管製程的派工控制方法，包括下列步驟。在多批晶圓進入爐管之前，算出
各批晶圓的特性變異值。將多批晶圓依照特性變異值的大小進行排序。將多批晶
圓依照特性變異值由大到小的順序對應於爐管中造成特性變異值變小到變大的多
個位置擺放在爐管中。
爐管製程的派工控制方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/28
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 225,784
4.其他應敘明事項:
一種爐管製程的派工控制方法，包括下列步驟。在多批晶圓進入爐管之前，算出
各批晶圓的特性變異值。將多批晶圓依照特性變異值的大小進行排序。將多批晶
圓依照特性變異值由大到小的順序對應於爐管中造成特性變異值變小到變大的多
個位置擺放在爐管中。
1.專利、商標、著作或其他智慧財產權之內容:
止逆閥及防止氣體回沖的系統
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 40,600
4.其他應敘明事項:
一種止逆閥，其包括閥體、多個旋啟式柵門及多個檔塊。閥體具有多個開口。旋
啟式柵門設置於閥體上。在旋啟式柵門關閉時，旋啟式柵門封住開口。檔塊設置
於閥體上。在旋啟式柵門開啟時，檔塊擋住旋啟式柵門，以限制旋啟式柵門的開
啟角度。
止逆閥及防止氣體回沖的系統
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 40,600
4.其他應敘明事項:
一種止逆閥，其包括閥體、多個旋啟式柵門及多個檔塊。閥體具有多個開口。旋
啟式柵門設置於閥體上。在旋啟式柵門關閉時，旋啟式柵門封住開口。檔塊設置
於閥體上。在旋啟式柵門開啟時，檔塊擋住旋啟式柵門，以限制旋啟式柵門的開
啟角度。
1.專利、商標、著作或其他智慧財產權之內容:
隨機動態記憶體晶片封裝結構
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 46,600
4.其他應敘明事項:
一種隨機動態記憶體晶片封裝結構，包括第一線路基板、第一晶片、第二線路基
板與第二晶片。第一線路基板具有相對的第一表面與第二表面。具有第一列接墊
以及第二列接墊之第一晶片以第一主動表面朝向第一表面的方式配置在第一線路
基板上。第一列接墊與第二列接墊平行配置在第一主動表面上且電性連接至第一
線路基板。具有相對的第三表面與第四表面的第二線路基板配置於第一晶片上。
具有第三列接墊以及第四列接墊之第二晶片以第二主動表面朝向第三表面的方式
配置於第二線路基板上。第三列接墊與第四列接墊平行配置於第二主動表面上且
電性連接至第二線路基板。
隨機動態記憶體晶片封裝結構
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 46,600
4.其他應敘明事項:
一種隨機動態記憶體晶片封裝結構，包括第一線路基板、第一晶片、第二線路基
板與第二晶片。第一線路基板具有相對的第一表面與第二表面。具有第一列接墊
以及第二列接墊之第一晶片以第一主動表面朝向第一表面的方式配置在第一線路
基板上。第一列接墊與第二列接墊平行配置在第一主動表面上且電性連接至第一
線路基板。具有相對的第三表面與第四表面的第二線路基板配置於第一晶片上。
具有第三列接墊以及第四列接墊之第二晶片以第二主動表面朝向第三表面的方式
配置於第二線路基板上。第三列接墊與第四列接墊平行配置於第二主動表面上且
電性連接至第二線路基板。
1.專利、商標、著作或其他智慧財產權之內容:
電容器結構及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 64,200
4.其他應敘明事項:
一種電容器結構，包括：基底、介電層、第一導體層以及杯狀電容器。介電層位
於基底上。第一導體層位於介電層中。杯狀電容器貫穿第一導體層且位於介電層
中。杯狀電容器包括下電極、電容介電層以及上電極。下電極的兩側壁與第一導
體層電性連接。電容介電層覆蓋下電極的表面。上電極覆蓋電容介電層的表面。
電容介電層配置在上電極與下電極之間。下電極的頂面低於上電極的頂面。本發
明另提供一種電容器結構的製造方法。
1.專利、商標、著作或其他智慧財產權之內容:
半導體記憶裝置及半導體積體電路裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 154,000
4.其他應敘明事項:
本發明高效率地在開發階段進行不良記憶胞元修復的測試。記憶體控制電路10基
於包含列位址Ax及行位址Ay的位址Address，從與字元線WL及位元線BL連接的記憶
胞元50讀出所保存的資料。冗餘解碼器13-1~13-4在位址Address包含指定與特定
的記憶胞元Cc連接的字元線WLa或位元線BLc的冗餘位址P1~P4時，使與冗餘字元線
RWL1、RWL2或冗餘位元線RBL1、RBL2連接的冗餘記憶胞元RCc取代特定的記憶胞元
Cc。冗餘位址鎖存電路12-1~12-4分別保持冗餘位址P1~P4，並且基於從記憶體控制
電路10輸入的重置訊號RS來抹除所保持的冗餘位址P1~P4。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶裝置與用於非揮發性記憶裝置的寫入電路及方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 114,200
4.其他應敘明事項:
一種用於非揮發性記憶裝置的寫入電路，所述非揮發性記憶裝置具備控制電路，
該控制電路在進行資料的寫入時，判斷每個記憶胞元的程式化結束，該寫入電路
包括：第1開關元件，基於由保存對應的記憶胞元的程式化校驗狀態的記憶元件所
保存的資料而受到通斷控制；判斷控制用MOS電晶體，進行程式化校驗的判斷控制
；以及第2開關元件，基於判斷控制訊號，將控制判斷控制用MOS電晶體的電壓施加
至其閘極，在進行程式化校驗之前，將判斷控制用MOS電晶體的閘極電壓設定成為
將判斷控制用MOS電晶體的臨限值電壓加上預設控制電壓值所得的電壓值。
1.專利、商標、著作或其他智慧財產權之內容:
半導體裝置之控制電路及其方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 70,800
4.其他應敘明事項:
在半導體裝置中，有別於傳統技術，當重置指令(reset command)被輸入時，該重
置指令可以藉由一簡單的方法以及電路在短期間內執行。半導體裝置的控制電路
(control circuit)適用於控制時脈產生器(clock generator)，以產生可變頻的系
統時脈(system clock)。其中，在正常操作模式的半導體裝置，是由控制電路根據
重置指令改變系統時脈的頻率，由第一頻率改變為第二頻率，其中第二頻率高於第
一頻率，並且對半導體裝置執行中斷程序(interrupt process)，以從正常操作模式
(normal operating)進入重置時序模式(reset sequence mode)。
半導體裝置之控制電路及其方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 70,800
4.其他應敘明事項:
在半導體裝置中，有別於傳統技術，當重置指令(reset command)被輸入時，該重
置指令可以藉由一簡單的方法以及電路在短期間內執行。半導體裝置的控制電路
(control circuit)適用於控制時脈產生器(clock generator)，以產生可變頻的系
統時脈(system clock)。其中，在正常操作模式的半導體裝置，是由控制電路根據
重置指令改變系統時脈的頻率，由第一頻率改變為第二頻率，其中第二頻率高於第
一頻率，並且對半導體裝置執行中斷程序(interrupt process)，以從正常操作模式
(normal operating)進入重置時序模式(reset sequence mode)。
1.專利、商標、著作或其他智慧財產權之內容:
提升圖案精密度的方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 52,100
4.其他應敘明事項:
本發明的提升圖案精密度的方法，包括下列步驟。提供目標圖案。將目標圖案分
解成多個分割圖案。分別由多個分割圖案產生多個光阻強度分布。處理多個分割
圖案的多個光阻強度分布，得到光阻強度分布圖像。根據光阻強度分布圖像定義
高感光區域以及強度不足區域。修正所述光阻強度分布圖像的強度不足區域。根
據修正後的光阻強度分布圖像得到結果圖案。
1.專利、商標、著作或其他智慧財產權之內容:
記憶體的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 58,000
4.其他應敘明事項:
一種記憶體的製造方法，包括以下步驟。在基底上形成多個電荷儲存結構，其中
相鄰兩個電荷儲存結構之間具有第一溝渠，且第一溝渠延伸至基底中。在第一溝
渠的表面形成介電襯層。在介電襯層上形成氮化物層。在第一溝渠中填入第一介
電層。在電荷儲存結構與第一介電層上形成第二介電層。在第二介電層上形成導
體層。移除第一介電層，而在相鄰兩個電荷儲存結構之間的第二介電層下方形成
第一氣隙。
1.專利、商標、著作或其他智慧財產權之內容:
曝光裝置與曝光方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/01
3.取得專利、商標、著作或其他智慧財產權之成本: NT$ 47,600
4.其他應敘明事項:
一種曝光裝置，包括晶圓承載台與光罩承載台。光罩承載台位於晶圓承載台上方，
且具有多個光罩承載區。
1.專利、商標、著作或其他智慧財產權之內容:
電壓校正電路及電壓校正系統
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 58,400
4.其他應敘明事項:
電壓校正電路包含待校正電壓輸出電路、放大器、電源切換指示電路及內建自我
測試電路。待校正電壓輸出電路根據待校正電壓選擇訊號選擇第一待校正電壓源
以輸出待校正電壓。放大器之兩輸入端分別接收待校正電壓及對應於第一待校正
電壓源之參考電壓。電源切換指示電路根據參考電壓、放大器之輸出端的電壓以
及指示電壓以輸出電源切換訊號。指示電壓與待校正電壓之間具有固定電壓差。
內建自我測試電路根據電源切換訊號更新待校正電壓選擇訊號以使待校正電壓輸
出電路改以選擇第二待校正電壓源。
1.專利、商標、著作或其他智慧財產權之內容:
半導體元件及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 95,200
4.其他應敘明事項:
一種半導體元件，包含有一基底；一源極摻雜區，設於基底中；一汲極摻雜區，
設於基底中，並與源極摻雜區相隔一預定距離；一通道區域，介於源極摻雜區與
汲極摻雜區之間；以及一閘極結構，設於通道區域上，其中閘極結構包含有一閘
極介電層、一閘極導電層，以及一複合應力導向層。
1.專利、商標、著作或其他智慧財產權之內容:
多層王冠型金屬-絕緣體-金屬電容器結構及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 64,200
4.其他應敘明事項:
一種多層王冠型金屬-絕緣體-金屬電容器結構，包含有一基底，其中設有一導電
區域；一金屬層間介電層，設於基底上；一電容溝渠，貫穿金屬層間介電層，顯
露出導電區域；一電容下電極結構，設於電容溝渠內，包括一第一下電極及一第
二下電極，其中第一下電極環繞著第二下電極，且第一下電極直接接觸導電區域
；一導電支撐底座，位於電容溝渠內，固定並電連接第一下電極及第二下電極的
底部；一電容介電層，順形的設置在第一下電極、第二下電極及導電支撐底座的
表面上；以及一電容上電極，設置在電容介電層上。
1.專利、商標、著作或其他智慧財產權之內容:
影像感測元件的光管的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 50,600
4.其他應敘明事項:
一種影像感測元件的光管的製造方法，包括下列步驟。提供基底。基底包括畫素
區與周邊電路區。在基底中已形成有光感測區。光感測區位於畫素區中。在基底
上形成介電層。在介電層中已形成有內連線結構與擋光金屬層。擋光金屬層位於
內連線結構上方，且擋光金屬層具有暴露出光感測區的開口。以擋光金屬層為罩
幕，移除由開口所暴露出的部分介電層，以在介電層中形成光管。
1.專利、商標、著作或其他智慧財產權之內容:
半導體記憶裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 38,200
4.其他應敘明事項:
半導體記憶裝置是具有多個記憶胞的多值DRAM，多個記憶胞各自具備連接至字元
線的選擇電晶體、及經由選擇電晶體連接至位元線且記憶多值的第1蓄電電容器。
半導體記憶裝置具備對應多個位元線而設置的包含第2蓄電電容器的多個採樣保持
電路；對應多個位元線而設置在各採樣保持電路的後段的經由各採樣保持電路從各
記憶胞將資料讀出並轉換成數位值的多個單斜率型AD轉換器；以及為了再新各記憶
胞將對應數位值的電壓施加於各記憶胞，且將對應寫入資料的數位值的電壓施加在
各記憶胞的記憶體控制器。
半導體記憶裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 38,200
4.其他應敘明事項:
半導體記憶裝置是具有多個記憶胞的多值DRAM，多個記憶胞各自具備連接至字元
線的選擇電晶體、及經由選擇電晶體連接至位元線且記憶多值的第1蓄電電容器。
半導體記憶裝置具備對應多個位元線而設置的包含第2蓄電電容器的多個採樣保持
電路；對應多個位元線而設置在各採樣保持電路的後段的經由各採樣保持電路從各
記憶胞將資料讀出並轉換成數位值的多個單斜率型AD轉換器；以及為了再新各記憶
胞將對應數位值的電壓施加於各記憶胞，且將對應寫入資料的數位值的電壓施加在
各記憶胞的記憶體控制器。
1.股東會決議日:106/06/22
2.許可從事競業行為之董事姓名及職稱:
(1)法人董事：力元投資股份有限公司
(2)法人董事代表人：蔡國智先生、謝再居先生
(3)獨立董事：劉炯朗
3.許可從事競業行為之項目:依公司法第209條第一項相關規定，董事為自己或
他人為屬於公司營業範圍內之行為。
4.許可從事競業行為之期間:106/06/22~107/06/17
5.決議情形（請依公司法第209條說明表決結果）:
本案經主席徵詢在場出席股東無異議照案通過。
6.所許可之競業行為如屬大陸地區事業之營業者，董事姓名及職稱（非屬大陸地區事業
之營業者，以下欄位請輸不適用）:
(1)智成電子股份有限公司代表人謝再居董事
7.所擔任該大陸地區事業之公司名稱及職務:
(1)合肥晶合集成電路有限公司：董事
8.所擔任該大陸地區事業地址:安徽省合肥市新站區合肥綜合保稅區內。
9.所擔任該大陸地區事業營業項目:從事面板驅動晶片等產品之晶圓代工服務。
10.對本公司財務業務之影響程度:無。
11.董事如有對該大陸地區事業從事投資者，其投資金額及持股比例:
無。
12.其他應敘明事項:無。
1.專利、商標、著作或其他智慧財產權之內容:
靜態隨機存取記憶體與其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 47,400
4.其他應敘明事項:
本發明提供一種靜態隨機存取記憶體與其製造方法。透過將特定閘極結構形成為
具有下凹型式閘極結構，調整不同閘極結構之有效通道寬度大小比例，而提高靜
態隨機存取記憶體之表現。
靜態隨機存取記憶體與其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/02/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 47,400
4.其他應敘明事項:
本發明提供一種靜態隨機存取記憶體與其製造方法。透過將特定閘極結構形成為
具有下凹型式閘極結構，調整不同閘極結構之有效通道寬度大小比例，而提高靜
態隨機存取記憶體之表現。
與我聯繫
