力晶創新投資控股公司公告| IPO贏家未上市股票交流網

1.專利、商標、著作或其他智慧財產權之內容:

影像感測器及其製作方法

2.專利、商標、著作或其他智慧財產權之取得日期:107/02/21

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 89,080

4.其他應敘明事項:

本發明提供了一種影像感測器，其包括一感光元件、至少一圖案化導電層、至

少一下介電層、至少一光學屏障層以及至少一上介電層。感光元件設置於一基

底表面，圖案化導電層設置於基底上，且圖案化導電層包括至少一內連線，設

置於感光元件的一側。下介電層設置於基底上並覆蓋內連線，光學屏障層覆誘U介電層，上介電層覆蓋光學屏障層，其中光學屏障層之折射係數大於上介電

層與下介電層之折射係數。

1.專利、商標、著作或其他智慧財產權之內容:

記憶體裝置

2.專利、商標、著作或其他智慧財產權之取得日期:107/02/21

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 50,600

4.其他應敘明事項:

一種記憶體裝置。電流調整電路依據電源電壓控制參考電流產生電路產生對應電

源電壓的參考電流，以使感測放大器產生對應電源電壓的感測信號。處理電路依

據感測信號判斷記憶胞單元的記憶體狀態。

1.專利、商標、著作或其他智慧財產權之內容:

半導體記憶裝置

2.專利、商標、著作或其他智慧財產權之取得日期:107/01/09

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 167,355

4.其他應敘明事項:

半導體記憶裝置，於通常讀出或寫入模式與自動再新模式中進行選擇動作，包括

：感測放大器，自記憶元件讀出資料；第1開關元件，於第1期間，在將作為過驅

動電壓的第1電源電壓連接於第1電源中間節點後，於第2期間，將作為陣列電壓的

第2電源電壓連接於第1電源中間節點；第2開關元件，於感測放大器的驅動時將第

4電源電壓連接於感測放大器的第2電源中間節點；第1電容器，連接於過驅動電壓

且對過驅動電壓進行充電；第3開關元件，於自動再新模式時導通；及電壓產生部

件，產生第3電源電壓並經由第3開關元件與第1電源電壓並聯地施加。

1.專利、商標、著作或其他智慧財產權之內容:

具有奈米腔的集成生物感測器及其製作方法

2.專利、商標、著作或其他智慧財產權之取得日期:107/01/12

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 107,823

4.其他應敘明事項:

一種生物感測器，包含有一基底，其上設有一光感測區。在基底上設有一第一介

電層、一擴散阻擋層、一第二介電層。第二介電層中設有一溝槽凹陷結構，其內

設有一濾光材料層，被一上蓋層封蓋住。上蓋層上設有一第一鈍化層以及一奈米

腔結構層，其中於奈米腔結構層中，設有一奈米腔。於奈米腔的側壁及底部設有

一第二鈍化層。

1.專利、商標、著作或其他智慧財產權之內容:

半導體記憶裝置

2.專利、商標、著作或其他智慧財產權之取得日期:107/01/15

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 197,574

4.其他應敘明事項:

半導體記憶裝置，於通常讀出或寫入模式與自動再新模式中進行選擇動作，包括

：感測放大器，自記憶元件讀出資料；第1開關元件，於第1期間，在將作為過驅

動電壓的第1電源電壓連接於第1電源中間節點後，於第2期間，將作為陣列電壓的

第2電源電壓連接於第1電源中間節點；第2開關元件，於感測放大器的驅動時將第

4電源電壓連接於感測放大器的第2電源中間節點；第1電容器，連接於過驅動電壓

且對過驅動電壓進行充電；第3開關元件，於自動再新模式時導通；及電壓產生部

件，產生第3電源電壓並經由第3開關元件與第1電源電壓並聯地施加。

1.專利、商標、著作或其他智慧財產權之內容:

記憶體線路結構以及其半導體線路製程

2.專利、商標、著作或其他智慧財產權之取得日期:107/02/06

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 97,498

4.其他應敘明事項:

本發明提出了一種用以形成特定圖形特徵的半導體製程，其步驟包含：在基底上

形成一目標層以及等間隔排列的內核體、共形地形成一硬遮罩層、在硬遮罩層上

形成第一光阻，其中該第一光阻涵蓋一預定區域，該預定區域包含兩個以上的該

些內核體、進行一第一蝕刻製程去除該預定區域以外部分的硬遮罩層，以裸露出

部分內核體、去除該些裸露的內核體、在該預定區域內形成一第二光阻，其至少

涵蓋該預定區域中所有的凹槽、以及進行一第二蝕刻製程圖形化該目標層。

1.專利、商標、著作或其他智慧財產權之內容:

承載治具

2.專利、商標、著作或其他智慧財產權之取得日期:107/01/22

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 70,552

4.其他應敘明事項:

一種承載治具，適於供多個物件插置，這些物件包括多個板體。承載治具包括兩

端板及多個連接件。兩端板彼此間隔一距離。各連接件的兩端分別連接於兩端板

。當這些物件插置於承載治具時，連接件支撐這些板體的側緣，以使這些板體能

夠以特定角度立起於承載治具。

1.專利、商標、著作或其他智慧財產權之內容:

負基準電壓產生電路及負基準電壓產生系統

2.專利、商標、著作或其他智慧財產權之取得日期:107/03/06

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 75,874

4.其他應敘明事項:

本發明提供一種產生負基準電壓的負基準電壓產生電路。所述負基準電壓產生電

路包括：差動放大器，具有非反相輸入端子、反相輸入端子及輸出端子且是以正

側電源電壓與負側電源電壓所驅動的差動放大器，從所述輸出端子經由第一電阻

連接所述非反相輸入端子，並從所述輸出端子經由第二電阻連接所述反相輸入端

子；第一二極體，具有連接所述差動放大器的非反相輸入端子的陰極及接地的陽

極；多個第二二極體，分別具有連接規定連接點的陰極與接地的陽極，且彼此並

聯連接；以及第三電阻，連接在所述連接點與所述差動放大器的反相輸入端子之

間。

1.專利、商標、著作或其他智慧財產權之內容:

製程控制方法與製程控制系統

2.專利、商標、著作或其他智慧財產權之取得日期:107/01/09

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 210,926

4.其他應敘明事項:

一種製程控制方法，適用於對批次的多個晶圓進行沉積製程，包括：根據機

台的歷史資訊與批次的產品資訊來決定批次的晶圓的擺放位置；根據批次的

晶圓的擺放位置與機台的歷史資訊來求出各擺放位置的目標值；根據機台的

歷史資訊、批次的產品資訊以及各擺放位置的目標值來求出製程參數；以及

根據批次的晶圓的擺放位置與製程參數進行沉積製程。

1.專利、商標、著作或其他智慧財產權之內容:

電阻式隨機存取記憶體結構

2.專利、商標、著作或其他智慧財產權之取得日期:106/10/21

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 63,800

4.其他應敘明事項:

一種電阻式隨機存取記憶體結構，包括電阻式隨機存取記憶體。電阻式隨機存取

記憶體包括電晶體、介電層及多個第一電阻式隨機存取記憶胞串。介電層覆蓋電

晶體。第一電阻式隨機存取記憶胞串設置於介電層中。各第一電阻式隨機存取記

憶胞串包括多個第一記憶胞、多條第一位元線及內連線結構。第一位元線分別電

性連接各第一記憶胞。內連線結構電性連接於第一記憶胞，第一位元線與內連線

結構分別位於第一記憶胞兩側。第一電阻式隨機存取記憶胞串包含之內連線結構

彼此分離，內連線結構將第一電阻式隨機存取記憶胞串電性連接至同一電晶體的

同一端子。

1.專利、商標、著作或其他智慧財產權之內容:

揮發性半導體記憶裝置、其再新控制電路及方法

2.專利、商標、著作或其他智慧財產權之取得日期:106/12/11

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 64,000

4.其他應敘明事項:

一種揮發性半導體記憶裝置的再新控制電路，所述揮發性半導體記憶裝置包括各

自具有選擇用電晶體與記憶元件的多個記憶胞元，所述揮發性半導體記憶裝置的

再新控制電路包括：第1比較部件，將所述揮發性半導體記憶裝置的與通常記憶

用記憶胞元不同的記憶胞元的記憶電壓跟規定的臨界電壓進行比較，並輸出比較

結果信號，停止所述記憶胞元的自我再新，直至所述記憶電壓下降至小於規定的

臨界電壓為止。此處，所述揮發性半導體記憶裝置的與通常記憶用記憶胞元不同

的記憶胞元是形成在與所述通常記憶用記憶胞元的陣列鄰接的區域中。

1.專利、商標、著作或其他智慧財產權之內容:

鎖存電路以及半導體記憶裝置

2.專利、商標、著作或其他智慧財產權之取得日期:106/10/21

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 52,600

4.其他應敘明事項:

鎖存電路包括：輸入電路，包含使與感測電壓相應的信號電流流入的輸入用PMOS

電晶體；第1反相器，包含第1 PMOS電晶體、第1 NMOS電晶體以及第1節點，所述

第1節點將第1 PMOS電晶體與第1 NMOS電晶體予以連接且連接於輸入電路；以及第

2反相器，包含第2 PMOS電晶體、第2 NMOS電晶體以及第2節點，所述第2節點將第

2 PMOS電晶體與第2 NMOS電晶體予以連接且第1反相器與第2反相器是級聯連接而構

成。

1.專利、商標、著作或其他智慧財產權之內容:

化學機械研磨之固定環

2.專利、商標、著作或其他智慧財產權之取得日期:106/10/21

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 54,250

4.其他應敘明事項:

本發明係關於一種用於化學機械研磨之固定環，其取代修整器，該固定環包含一

環形件，其具有一底表面，以與一研磨墊接觸，該底表面包含至少一通道以及至

少一凸紋區域，該至少一凸紋區域位於相鄰該至少一通道之間。該環形件更包含

複數個磨料微粒，配置於該至少一凸紋區域上。

1.專利、商標、著作或其他智慧財產權之內容:

半導體記憶裝置及其位址控制方法

2.專利、商標、著作或其他智慧財產權之取得日期:106/12/11

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 66,000

4.其他應敘明事項:

半導體記憶裝置基於所輸入的並行位址來選擇性地切換至少兩個儲存單元並寫入

或讀取資料， 其包括控制單元， 所述控制單元以如下方式進行控制：於第一次

資料存取中， 基於所述輸入的並行位址對所述半導體記憶裝置進行存取後，於第

二次以後的資料存取中，基於與所述並行位址不同的串行位址對所述半導體記憶

裝置進行存取。而且，所述半導體記憶裝置是將記憶胞分別連接於多條字元線與

多條位元線的交叉點而構成，所述串行位址包含：選擇所述多條字元線中的1 條

字元線的第1 串行位址，以及選擇所述多條位元線中的1 條位元線的第2 串行位

址。

1.專利、商標、著作或其他智慧財產權之內容:

自刷新控制裝置以及揮發性半導體記憶裝置

2.專利、商標、著作或其他智慧財產權之取得日期:106/12/11

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 49,600

4.其他應敘明事項:

與以往例相比，在晶圓測試的修整前實施自刷新測試，藉此來大幅改善晶圓測試

中的良率。一種自刷新控制裝置，用於具備自刷新控制電路的揮發性半導體記憶

裝置，所述自刷新控制電路用於基於來自自刷新計時器的第1控制信號來控制揮發

性半導體記憶裝置的自刷新，所述自刷新控制裝置包括：邏輯電路，在測試模式下

，使外部自刷新請求信號輸入至所述自刷新控制電路。此處，所述邏輯電路在測試

模式下，取代所述第1控制信號而使所述外部自刷新請求信號輸入至所述自刷新控

制電路。而且，所述邏輯電路取代所述第1控制信號而使所述外部自刷新請求信號

輸入至所述自刷新控制電路，藉此來使所述自刷新計時器的動作無效。

1.專利、商標、著作或其他智慧財產權之內容:

影像感測器及其製作方法

2.專利、商標、著作或其他智慧財產權之取得日期:106/12/11

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 89,900

4.其他應敘明事項:

本發明提供了一種影像感測器及其製作方法，其中影像感測器包括一半導體基底

，且半導體基底表面包含至少一凹槽設於感光區內，影像感測器另包括一第一導

電型摻雜區設於半導體基底中並位於感光區內、一第二導電型摻雜區設於第一導

電型摻雜區之表面以及凹槽表面，其中第一導電型摻雜區與第二導電型摻雜區構

成影像感測器之感光元件，且第一導電型摻雜區與第二導電型摻雜區具有不同之

導電型。

1.專利、商標、著作或其他智慧財產權之內容:

半導體記憶裝置

2.專利、商標、著作或其他智慧財產權之取得日期:106/12/11

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 47,600

4.其他應敘明事項:

本發明的半導體記憶裝置包括：感測放大器，連接於位元線，從記憶體元件讀出

資料；第1開關元件，連接於第1電源電壓與感測放大器的第1電源中間節點之間，

在感測放大器驅動時導通；第2開關元件，連接於第2電源電壓與感測放大器的第2

電源中間節點之間，在感測放大器驅動時導通；以及等化器電路，使第1及第2電

源中間節點等化於等化電壓，該等化電壓是第1電源中間節點的最大值與第2電源

中間節點的最小值之間的半值位準，該半導體記憶裝置包括連接於位元線且基於

測試信號將所述位元線的電壓控制在規定的電壓值。

1.專利、商標、著作或其他智慧財產權之內容:

A switched capacitor circuit and an A/D converter

2.專利、商標、著作或其他智慧財產權之取得日期:106/10/01

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 152,612

4.其他應敘明事項:

The circuit has a control circuit in which first and third switch elements

are turned on to short-circuit in sampling period. The second voltage is

sampled with reference to first voltage by switching second and fourth

switch elements to second contact. The first and third switch elements are

turned off and opened during hold period. The second and fourth switch

elements are sampled to first contact. The difference voltage is amplified

between second voltage and third voltage and outputs amplified voltage as

output voltage by holding output voltage from output terminal.

1.專利、商標、著作或其他智慧財產權之內容:

半導體記憶裝置

2.專利、商標、著作或其他智慧財產權之取得日期:106/12/11

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 170,788

4.其他應敘明事項:

本發明的半導體記憶裝置包括：感測放大器，連接於位元線，從記憶體元件讀出

資料；第1開關元件，連接於第1電源電壓與感測放大器的第1電源中間節點之間，

在感測放大器驅動時導通；第2開關元件，連接於第2電源電壓與感測放大器的第

2電源中間節點之間，在感測放大器驅動時導通；以及等化器電路，使第1及第2電

源中間節點等化於等化電壓，該等化電壓是第1電源中間節點的最大值與第2電源

中間節點的最小值之間的半值位準，該半導體記憶裝置包括連接於位元線且基於

測試信號將所述位元線的電壓控制在規定的電壓值。

1.專利、商標、著作或其他智慧財產權之內容:

非揮發性記憶體及其製造方法

2.專利、商標、著作或其他智慧財產權之取得日期:106/10/03

3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 250,944

4.其他應敘明事項:

一種非揮發性記憶體，包括基底、堆疊結構、通道層與第二介電層。堆疊結構包

括第一介電層與多個記憶胞。第一介電層設置於基底上。記憶胞堆疊設置於第一

介電層上。各個記憶胞包括二層第一導體層與電荷儲存結構。電荷儲存結構設置

於第一導體層之間。垂直相鄰的記憶胞中的電荷儲存結構彼此隔離。通道層設置

於堆疊結構的側壁上，且連接於基底。第二介電層設置於通道層與第一導體層之

間。