0960-550-797
LINE的ID:@ipo888 歡迎加入好友
力晶創新投資控股(公)公司公告
1.專利、商標、著作或其他智慧財產權之內容:
影像感測器
2.專利、商標、著作或其他智慧財產權之取得日期:106/07/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 77,800
4.其他應敘明事項:
本發明提供一種影像感測器，包括一基底，包括一像素陣列區；複數個隔離結構
，位於該基底中，於該像素陣列區中區隔出複數個像素區；一光感測區，位於各
該像素區內的該基底中；以及一反射凹穴結構，位於各該像素區內的該基底中，
該反射凹穴結構由各該隔離結構的底部一較淺處，連續的延伸至各該像素區中間
一較深處，俾於各該像素區內構成一碟狀輪廓，其中該反射凹穴結構的折射率小
於該基底的折射率。
影像感測器
2.專利、商標、著作或其他智慧財產權之取得日期:106/07/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 77,800
4.其他應敘明事項:
本發明提供一種影像感測器，包括一基底，包括一像素陣列區；複數個隔離結構
，位於該基底中，於該像素陣列區中區隔出複數個像素區；一光感測區，位於各
該像素區內的該基底中；以及一反射凹穴結構，位於各該像素區內的該基底中，
該反射凹穴結構由各該隔離結構的底部一較淺處，連續的延伸至各該像素區中間
一較深處，俾於各該像素區內構成一碟狀輪廓，其中該反射凹穴結構的折射率小
於該基底的折射率。
1.專利、商標、著作或其他智慧財產權之內容:
用於非揮發性記憶裝置的感測電路以及非揮發性記憶裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/07/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 160,800
4.其他應敘明事項:
一種感測電路，被設置於包含鎖存器的頁面緩衝器中，並且感測資料，所述鎖存
器是在對非揮發性記憶裝置的記憶胞元寫入或讀出資料時暫時保存資料，該感測
電路包括：第1開關元件及疊閘型控制元件，串聯連接於第1訊號線與鎖存器的第
1端子之間；以及第2開關元件，連接於第1開關元件與疊閘型控制元件之間，在
藉由感測致能訊號來使第1開關元件導通的感測開始前，疊閘型控制元件的浮動
閘極的電壓設定為將從疊閘型控制元件的浮動閘極所見的臨限值電壓加上規定電
壓所得的電壓值，之後感測記憶胞元的資料。
用於非揮發性記憶裝置的感測電路以及非揮發性記憶裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/07/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 160,800
4.其他應敘明事項:
一種感測電路，被設置於包含鎖存器的頁面緩衝器中，並且感測資料，所述鎖存
器是在對非揮發性記憶裝置的記憶胞元寫入或讀出資料時暫時保存資料，該感測
電路包括：第1開關元件及疊閘型控制元件，串聯連接於第1訊號線與鎖存器的第
1端子之間；以及第2開關元件，連接於第1開關元件與疊閘型控制元件之間，在
藉由感測致能訊號來使第1開關元件導通的感測開始前，疊閘型控制元件的浮動
閘極的電壓設定為將從疊閘型控制元件的浮動閘極所見的臨限值電壓加上規定電
壓所得的電壓值，之後感測記憶胞元的資料。
1.專利、商標、著作或其他智慧財產權之內容:
半導體裝置、測試裝置及測試系統
2.專利、商標、著作或其他智慧財產權之取得日期:106/07/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 70,900
4.其他應敘明事項:
提供一種與先前技術相比電路構成簡單且可高精確度觀測內部電壓波形的半導體
裝置，所述半導體裝置包括：測試模式的控制電路，其檢測半導體裝置在既定的
觀測期間中進行動作時的內部電壓而進行波形觀測；以及比較單元，其在所述觀
測期間中將所述內部電壓與既定的基準電壓進行比較而輸出比較結果訊號，使所
述基準電壓變化而進行所述比較，並將所述觀測期間的內部電壓的電壓波形的比
較結果訊號輸出到測試裝置。
半導體裝置、測試裝置及測試系統
2.專利、商標、著作或其他智慧財產權之取得日期:106/07/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 70,900
4.其他應敘明事項:
提供一種與先前技術相比電路構成簡單且可高精確度觀測內部電壓波形的半導體
裝置，所述半導體裝置包括：測試模式的控制電路，其檢測半導體裝置在既定的
觀測期間中進行動作時的內部電壓而進行波形觀測；以及比較單元，其在所述觀
測期間中將所述內部電壓與既定的基準電壓進行比較而輸出比較結果訊號，使所
述基準電壓變化而進行所述比較，並將所述觀測期間的內部電壓的電壓波形的比
較結果訊號輸出到測試裝置。
1.專利、商標、著作或其他智慧財產權之內容:
半導體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/07/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 64,900
4.其他應敘明事項:
一種半導體元件，包括：基底、感測器、介電層以及光導管結構。感測器位於基
底中。介電層位於基底上。光導管結構填入介電層中的溝渠中。光導管結構對應
於感測器。光導管結構具有漸變折射率。漸變折射率從光導管結構的中心往外圍
區域漸減。
半導體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/07/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 64,900
4.其他應敘明事項:
一種半導體元件，包括：基底、感測器、介電層以及光導管結構。感測器位於基
底中。介電層位於基底上。光導管結構填入介電層中的溝渠中。光導管結構對應
於感測器。光導管結構具有漸變折射率。漸變折射率從光導管結構的中心往外圍
區域漸減。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體及其操作方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/07/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 82,300
4.其他應敘明事項:
一種非揮發性記憶體，包括記憶單元陣列。記憶單元陣列設置於基底的第二區。
次控制閘極線連接記憶單元的控制閘極。第一位元組選擇單元及第二位元組選擇
單元分別設置於基底的第一區及第三區。第二位元組選擇單元的導電型態不同於
第一位元組選擇單元。第一主控制閘極線經由第一位元組選擇單元而連接次控制
閘極線。第二主控制閘極線經由第二位元組選擇單元而連接次控制閘極線。第一
位元組選擇閘極線連接第一位元組選擇單元的閘極。第二位元組選擇閘極線連接
第二位元組選擇單元的閘極。
非揮發性記憶體及其操作方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/07/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 82,300
4.其他應敘明事項:
一種非揮發性記憶體，包括記憶單元陣列。記憶單元陣列設置於基底的第二區。
次控制閘極線連接記憶單元的控制閘極。第一位元組選擇單元及第二位元組選擇
單元分別設置於基底的第一區及第三區。第二位元組選擇單元的導電型態不同於
第一位元組選擇單元。第一主控制閘極線經由第一位元組選擇單元而連接次控制
閘極線。第二主控制閘極線經由第二位元組選擇單元而連接次控制閘極線。第一
位元組選擇閘極線連接第一位元組選擇單元的閘極。第二位元組選擇閘極線連接
第二位元組選擇單元的閘極。
公告子公司鉅晶電子股份有限公司董事會決議擬取得 不動產之相關資訊
1.事實發生日:106/07/07
2.發生緣由:鉅晶電子股份有限公司董事會決議通過參與廠房標售案。
3.因應措施:無
4.其他應敘明事項:依董事會決議內容授權董事長執行投標相關事宜，交易確定後
再行補充公告。
1.事實發生日:106/07/07
2.發生緣由:鉅晶電子股份有限公司董事會決議通過參與廠房標售案。
3.因應措施:無
4.其他應敘明事項:依董事會決議內容授權董事長執行投標相關事宜，交易確定後
再行補充公告。
1.專利、商標、著作或其他智慧財產權之內容:
物品缺陷檢測方法、影像處理系統與電腦可讀取記錄媒體
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 69,600
4.其他應敘明事項:
一種物品缺陷檢測方法、影像處理系統與電腦可讀取記錄媒體，此方法包括下列
步驟。接收待測物品的測試影像及參考影像。取得測試影像中的測試區塊，並且
自參考影像中取得對應的參考區塊，以分別產生測試區塊影像及參考區塊影像。
將測試區塊影像及參考區塊影像分割為多個子區塊，再辨識及濾除干擾的子區塊
，以產生已濾除測試區塊影像及已濾除參考區塊影像，進而取得偏移校正參數，
以校正測試影像中的測試區塊，從而取得已校正測試區塊影像。將已校正測試區
塊影像與參考區塊影像進行比對，以取得出待測物品對應於測試區塊的缺陷資訊
。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 55,800
4.其他應敘明事項:
一種非揮發性記憶體，包括基底、第一導體層、第二導體層、圖案化硬罩幕層、
第三導體層、第一摻雜區及第二摻雜區。第一導體層與第二導體層彼此分離設置
於基底上。圖案化硬罩幕層設置於第一導體層上，且暴露出第一導體層的尖端。
第三導體層設置於第一導體層遠離第二導體層的一側的基底上。第三導體層位於
部分第一導體層上並覆蓋尖端，且第三導體層與第一導體層相互隔離。第一摻雜
區設置於第三導體層下方的基底中。第二摻雜區設置於第二導體層遠離第一導體
層的一側的基底中。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性半導體記憶裝置與寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 75,300
4.其他應敘明事項:
一種非揮發性半導體記憶裝置，包括控制處理器、寫入控制器、電壓產生電路以及
切換電路。控制處理器用以產生並輸出一控制資料並且實施一程式碼以寫入資料，
其中資料包括一字元線指定指令以及一電壓源指定資料。寫入控制器用以解碼控制
資料並且產生字元線指定指令的一控制信號以及電壓源指定資料的一控制信號。電
壓產生電路用以產生寫入資料的複數個電壓。切換電路用以依據字元線指定指令之
控制信號以及電壓源指定資料之控制信號，選擇複數個電壓之中對應電壓源指定資
料的一電壓，並且對應字元線指定指令輸出選擇的電壓。
非揮發性半導體記憶裝置與寫入方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 75,300
4.其他應敘明事項:
一種非揮發性半導體記憶裝置，包括控制處理器、寫入控制器、電壓產生電路以及
切換電路。控制處理器用以產生並輸出一控制資料並且實施一程式碼以寫入資料，
其中資料包括一字元線指定指令以及一電壓源指定資料。寫入控制器用以解碼控制
資料並且產生字元線指定指令的一控制信號以及電壓源指定資料的一控制信號。電
壓產生電路用以產生寫入資料的複數個電壓。切換電路用以依據字元線指定指令之
控制信號以及電壓源指定資料之控制信號，選擇複數個電壓之中對應電壓源指定資
料的一電壓，並且對應字元線指定指令輸出選擇的電壓。
1.專利、商標、著作或其他智慧財產權之內容:
記憶體結構
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 54,600
4.其他應敘明事項:
一種記憶體結構，包括基底、選擇閘極結構、第一重摻雜區、第二重摻雜區及浮
置接觸窗。選擇閘極結構設置於基底上。第一重摻雜區與第二重摻雜區分別設置
於選擇閘極結構一側與另一側的基底中。浮置接觸窗設置於第一重摻雜區與選擇
閘極結構之間的基底上，且與基底相互隔離。
記憶體結構
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 54,600
4.其他應敘明事項:
一種記憶體結構，包括基底、選擇閘極結構、第一重摻雜區、第二重摻雜區及浮
置接觸窗。選擇閘極結構設置於基底上。第一重摻雜區與第二重摻雜區分別設置
於選擇閘極結構一側與另一側的基底中。浮置接觸窗設置於第一重摻雜區與選擇
閘極結構之間的基底上，且與基底相互隔離。
1.專利、商標、著作或其他智慧財產權之內容:
相移式光罩及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 58,600
4.其他應敘明事項:
一種相移式光罩，包括基板、相移層與透明層。相移層設置於基板上，且具有開
口。透明層設置於開口中。上述相移式光罩可具有較大的聚焦深度寬容度。
相移式光罩及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 58,600
4.其他應敘明事項:
一種相移式光罩，包括基板、相移層與透明層。相移層設置於基板上，且具有開
口。透明層設置於開口中。上述相移式光罩可具有較大的聚焦深度寬容度。
1.專利、商標、著作或其他智慧財產權之內容:
揮發性半導體記憶裝置、其再新控制電路及方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/25
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 258,319
4.其他應敘明事項:
一種揮發性半導體記憶裝置的再新控制電路，所述揮發性半導體記憶裝置包括各
自具有選擇用電晶體與記憶元件的多個記憶胞元，所述揮發性半導體記憶裝置的
再新控制電路包括：第1比較部件，將所述揮發性半導體記憶裝置的與通常記憶用
記憶胞元不同的記憶胞元的記憶電壓跟規定的臨界電壓進行比較，並輸出比較結
果信號，停止所述記憶胞元的自我再新，直至所述記憶電壓下降至小於規定的臨
界電壓為止。此處，所述揮發性半導體記憶裝置的與通常記憶用記憶胞元不同的
記憶胞元是形成在與所述通常記憶用記憶胞元的陣列鄰接的區域中。
揮發性半導體記憶裝置、其再新控制電路及方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/25
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 258,319
4.其他應敘明事項:
一種揮發性半導體記憶裝置的再新控制電路，所述揮發性半導體記憶裝置包括各
自具有選擇用電晶體與記憶元件的多個記憶胞元，所述揮發性半導體記憶裝置的
再新控制電路包括：第1比較部件，將所述揮發性半導體記憶裝置的與通常記憶用
記憶胞元不同的記憶胞元的記憶電壓跟規定的臨界電壓進行比較，並輸出比較結
果信號，停止所述記憶胞元的自我再新，直至所述記憶電壓下降至小於規定的臨
界電壓為止。此處，所述揮發性半導體記憶裝置的與通常記憶用記憶胞元不同的
記憶胞元是形成在與所述通常記憶用記憶胞元的陣列鄰接的區域中。
1.專利、商標、著作或其他智慧財產權之內容:
半導體裝置之控制電路及其方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/02
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 313,625
4.其他應敘明事項:
在半導體裝置中，有別於傳統技術，當重置指令(reset command)被輸入時，該重
置指令可以藉由一簡單的方法以及電路在短期間內執行。半導體裝置的控制電路
(control circuit)適用於控制時脈產生器(clock generator)，以產生可變頻的
系統時脈(system clock)。其中，在正常操作模式的半導體裝置，是由控制電路
根據重置指令改變系統時脈的頻率，由第一頻率改變為第二頻率，其中第二頻率
高於第一頻率，並且對半導體裝置執行中斷程序(interrupt process)，以從正常
操作模式(normal operating)進入重置時序模式(reset sequence mode)。
半導體裝置之控制電路及其方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/05/02
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 313,625
4.其他應敘明事項:
在半導體裝置中，有別於傳統技術，當重置指令(reset command)被輸入時，該重
置指令可以藉由一簡單的方法以及電路在短期間內執行。半導體裝置的控制電路
(control circuit)適用於控制時脈產生器(clock generator)，以產生可變頻的
系統時脈(system clock)。其中，在正常操作模式的半導體裝置，是由控制電路
根據重置指令改變系統時脈的頻率，由第一頻率改變為第二頻率，其中第二頻率
高於第一頻率，並且對半導體裝置執行中斷程序(interrupt process)，以從正常
操作模式(normal operating)進入重置時序模式(reset sequence mode)。
1.專利、商標、著作或其他智慧財產權之內容:
電容器結構及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/18
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 213,387
4.其他應敘明事項:
一種電容器結構，包括：基底、介電層、第一導體層以及杯狀電容器。介電層位
於基底上。第一導體層位於介電層中。杯狀電容器貫穿第一導體層且位於介電層
中。杯狀電容器包括下電極、電容介電層以及上電極。下電極的兩側壁與第一導
體層電性連接。電容介電層覆蓋下電極的表面。上電極覆蓋電容介電層的表面。
電容介電層配置在上電極與下電極之間。下電極的頂面低於上電極的頂面。本發
明另提供一種電容器結構的製造方法。
1.專利、商標、著作或其他智慧財產權之內容:
影像感測器
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 217,841
4.其他應敘明事項:
本發明提供一種影像感測器，包括一基底，包括一像素陣列區；複數個隔離結構
，位於該基底中，於該像素陣列區中區隔出複數個像素區；一光感測區，位於各
該像素區內的該基底中；以及一反射凹穴結構，位於各該像素區內的該基底中，
該反射凹穴結構由各該隔離結構的底部一較淺處，連續的延伸至各該像素區中間
一較深處，俾於各該像素區內構成一碟狀輪廓，其中該反射凹穴結構的折射率小
於該基底的折射率。
1.專利、商標、著作或其他智慧財產權之內容:
半導體元件及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 147,654
4.其他應敘明事項:
本發明揭露一種製作半導體元件的方法。首先提供一基底，該基底上具有一第一
閘極層、一第一介電層以及一淺溝隔離(shallow trench isolation,STI)環繞該
基底、該第一閘極層及該第一介電層。然後去除該第一介電層、形成一第一側壁
子於第一閘極層上方之淺溝隔離側壁以及利用第一側壁子為遮罩去除部分第一閘
極層及部分基底以形成一第一開口並同時定義出一第一閘極結構及一第二閘極結
構。
半導體元件及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/11
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 147,654
4.其他應敘明事項:
本發明揭露一種製作半導體元件的方法。首先提供一基底，該基底上具有一第一
閘極層、一第一介電層以及一淺溝隔離(shallow trench isolation,STI)環繞該
基底、該第一閘極層及該第一介電層。然後去除該第一介電層、形成一第一側壁
子於第一閘極層上方之淺溝隔離側壁以及利用第一側壁子為遮罩去除部分第一閘
極層及部分基底以形成一第一開口並同時定義出一第一閘極結構及一第二閘極結
構。
1.專利、商標、著作或其他智慧財產權之內容:
半導體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/04
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 186,023
4.其他應敘明事項:
一種半導體元件，包括：基底、至少一感測器、介電層、至少一光導管結構、至
少一焊墊、遮蔽層以及保護層。感測器位於第一區的基底中。介電層位於基底上
。光導管結構位於第一區的介電層中。光導管結構對應於感測器。焊墊位於第二
區的介電層中。遮蔽層位於介電層上，其中遮蔽層環繞光導管結構。保護層位於
遮蔽層上。焊墊上方的介電層、遮蔽層以及保護層中具有至少一焊墊開口，以暴
露對應的焊墊的頂面
半導體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/04
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 186,023
4.其他應敘明事項:
一種半導體元件，包括：基底、至少一感測器、介電層、至少一光導管結構、至
少一焊墊、遮蔽層以及保護層。感測器位於第一區的基底中。介電層位於基底上
。光導管結構位於第一區的介電層中。光導管結構對應於感測器。焊墊位於第二
區的介電層中。遮蔽層位於介電層上，其中遮蔽層環繞光導管結構。保護層位於
遮蔽層上。焊墊上方的介電層、遮蔽層以及保護層中具有至少一焊墊開口，以暴
露對應的焊墊的頂面
公告本公司取得中華人民共和國國家知識產權局核發 CN 2490440專利
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/07
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 61,296
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括第一電極、介電層、至少一第一奈米結構及第
二電極。介電層設置於第一電極上。第一奈米結構設置於第一電極與介電層之間
，且第一奈米結構包括多個第一群聚型金屬奈米粒子及多個第一包覆型金屬奈米
粒子。第一群聚型金屬奈米粒子設置於第一電極上。第一包覆型金屬奈米粒子包
覆第一群聚型金屬奈米粒子，其中第一群聚型金屬奈米粒子的擴散係數大於第一
包覆型金屬奈米粒子的擴散係數。第二電極設置於介電層上。
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/07
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 61,296
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括第一電極、介電層、至少一第一奈米結構及第
二電極。介電層設置於第一電極上。第一奈米結構設置於第一電極與介電層之間
，且第一奈米結構包括多個第一群聚型金屬奈米粒子及多個第一包覆型金屬奈米
粒子。第一群聚型金屬奈米粒子設置於第一電極上。第一包覆型金屬奈米粒子包
覆第一群聚型金屬奈米粒子，其中第一群聚型金屬奈米粒子的擴散係數大於第一
包覆型金屬奈米粒子的擴散係數。第二電極設置於介電層上。
公告本公司取得中華人民共和國國家知識產權局核發 CN 2484258專利
1.專利、商標、著作或其他智慧財產權之內容:
位準移位電路以及利用位準移位電路之半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/07
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 86,696
4.其他應敘明事項:
一種位準移位電路，用以當具有一第一位準之一資料輸入信號儲存於一閂鎖後，
透過一輸出反相器輸出具有一第二位準之一資料輸出信號，其中上述位準移位電
路包括，一位準設定電路，當上述輸出資料信號具有一低電壓位準時，根據上述
輸入資料信號的變化將上述輸出資料信號設定為一低電壓位準。上述電壓位準電
路耦接至一輸出反相器之一輸出端，且具有一汲極以及一源極耦接至接地端之一
NMOS電晶體，且其中當上述輸入資料信號為一高電壓位時，上述NMOS電晶體導通
。
1.專利、商標、著作或其他智慧財產權之內容:
位準移位電路以及利用位準移位電路之半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:106/06/07
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 86,696
4.其他應敘明事項:
一種位準移位電路，用以當具有一第一位準之一資料輸入信號儲存於一閂鎖後，
透過一輸出反相器輸出具有一第二位準之一資料輸出信號，其中上述位準移位電
路包括，一位準設定電路，當上述輸出資料信號具有一低電壓位準時，根據上述
輸入資料信號的變化將上述輸出資料信號設定為一低電壓位準。上述電壓位準電
路耦接至一輸出反相器之一輸出端，且具有一汲極以及一源極耦接至接地端之一
NMOS電晶體，且其中當上述輸入資料信號為一高電壓位時，上述NMOS電晶體導通
。
1.專利、商標、著作或其他智慧財產權之內容:
半導體記憶裝置及其位址控制方法
2.專利、商標、著作或其他智慧財產權之取得日期:106/04/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 184,975
4.其他應敘明事項:
半導體記憶裝置基於所輸入的並行位址來選擇性地切換至少兩個儲存單元並寫入
或讀取資料，其包括控制單元，所述控制單元以如下方式進行控制：於第一次資
料存取中，基於所述輸入的並行位址對所述半導體記憶裝置進行存取後，於第二
次以後的資料存取中，基於與所述並行位址不同的串行位址對所述半導體記憶裝
置進行存取。而且，所述半導體記憶裝置是將記憶胞分別連接於多條字元線與多
條位元線的交叉點而構成，所述串行位址包含：選擇所述多條字元線中的1條字
元線的第1串行位址，以及選擇所述多條位元線中的1條位元線的第2串行位址。
與我聯繫
