0960-550-797
LINE的ID:@ipo888 歡迎加入好友
力晶創新投資控股(公)公司公告
公告本公司取得中華人民共和國國家知識產權局核發 CN 3080644專利
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/09/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 79,132
4.其他應敘明事項:
一種非揮發性記憶體，包括基底、第一堆疊結構、第二堆疊結構、第五導體層、
第一摻雜區與第二摻雜區。第一堆疊結構包括第一導體層與第二導體層。第一導
體層與第二導體層依序堆疊於基底上且相互隔離。第二堆疊結構與第一堆疊結構
分離設置，且包括第三導體層與第四導體層。第三導體層與第四導體層依序堆疊
於基底上且相互連接。第五導體層設置於第一堆疊結構遠離第二堆疊結構的一側
的基底上。第一摻雜區設置於第五導體層下方的基底中。第二摻雜區設置於第二
堆疊結構遠離第一堆疊結構的一側的基底中。
1.專利、商標、著作或其他智慧財產權之內容:
非揮發性記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/09/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 79,132
4.其他應敘明事項:
一種非揮發性記憶體，包括基底、第一堆疊結構、第二堆疊結構、第五導體層、
第一摻雜區與第二摻雜區。第一堆疊結構包括第一導體層與第二導體層。第一導
體層與第二導體層依序堆疊於基底上且相互隔離。第二堆疊結構與第一堆疊結構
分離設置，且包括第三導體層與第四導體層。第三導體層與第四導體層依序堆疊
於基底上且相互連接。第五導體層設置於第一堆疊結構遠離第二堆疊結構的一側
的基底上。第一摻雜區設置於第五導體層下方的基底中。第二摻雜區設置於第二
堆疊結構遠離第一堆疊結構的一側的基底中。
公告本公司取得中華人民共和國國家知識產權局核發 CN 3090384專利
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體結構及電阻式隨機存取記憶體的操
作方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/09/28
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 78,238
4.其他應敘明事項:
一種電阻式隨機存取記憶體結構，包括第一電晶體、第二電晶體與電阻式隨機存
取記憶胞串。藉由第一電晶體的第一端子與第二電晶體電性連接，而使得第一電
晶體與第二電晶體串聯。電阻式隨機存取記憶胞串包括彼此電性連接的多個記憶
胞，且電性連接至第一電晶體的第二端子。
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體結構及電阻式隨機存取記憶體的操
作方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/09/28
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 78,238
4.其他應敘明事項:
一種電阻式隨機存取記憶體結構，包括第一電晶體、第二電晶體與電阻式隨機存
取記憶胞串。藉由第一電晶體的第一端子與第二電晶體電性連接，而使得第一電
晶體與第二電晶體串聯。電阻式隨機存取記憶胞串包括彼此電性連接的多個記憶
胞，且電性連接至第一電晶體的第二端子。
公告本公司取得中華人民共和國國家知識產權局核發 CN 3090390專利
1.專利、商標、著作或其他智慧財產權之內容:
晶片可靠度的測試板及其測試系統
2.專利、商標、著作或其他智慧財產權之取得日期:107/09/28
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 70,517
4.其他應敘明事項:
一種晶片可靠度的測試板及其測試系統被提出。晶片可靠度的測試板用以承載多
數個晶片。晶片依據陣列排列形式被配置在測試板上以形成多數個晶片行及多數
個晶片列。晶片可靠度的測試板包括多數條輸出資料線以及多數條輸入資料線。
多數條輸出資料線分別耦接至該些晶片列上的晶片的資料輸出接腳。多數條輸入
資料線分別耦接至晶片列上的晶片的資料輸入接腳。其中，輸出資料線分別連接
至可靠度測試機台的多數個資料接收端子，輸入資料線分別連接至可靠度測試機
台的多數個第一時脈信號端子。
1.專利、商標、著作或其他智慧財產權之內容:
晶片可靠度的測試板及其測試系統
2.專利、商標、著作或其他智慧財產權之取得日期:107/09/28
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 70,517
4.其他應敘明事項:
一種晶片可靠度的測試板及其測試系統被提出。晶片可靠度的測試板用以承載多
數個晶片。晶片依據陣列排列形式被配置在測試板上以形成多數個晶片行及多數
個晶片列。晶片可靠度的測試板包括多數條輸出資料線以及多數條輸入資料線。
多數條輸出資料線分別耦接至該些晶片列上的晶片的資料輸出接腳。多數條輸入
資料線分別耦接至晶片列上的晶片的資料輸入接腳。其中，輸出資料線分別連接
至可靠度測試機台的多數個資料接收端子，輸入資料線分別連接至可靠度測試機
台的多數個第一時脈信號端子。
公告本公司取得中華人民共和國國家知識產權局核發 CN 3080648專利
1.專利、商標、著作或其他智慧財產權之內容:
半導體元件及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/09/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 69,123
4.其他應敘明事項:
一種半導體元件及其製作方法。半導體元件的製作方法包括以下步驟。提供一基
底，基底中已形成有多個溝槽，其中溝槽之間的基底上已依序配置有一氧化層、
一矽基材料層以及一罩幕層。形成一介電層，以填入溝槽中並覆蓋罩幕層、矽基
材料層、氧化層以及基底。對基底進行一退火製程，其中來自罩幕層的氫會與矽
基材料層中的矽形成矽-氫鍵。
1.專利、商標、著作或其他智慧財產權之內容:
半導體元件及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/09/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 69,123
4.其他應敘明事項:
一種半導體元件及其製作方法。半導體元件的製作方法包括以下步驟。提供一基
底，基底中已形成有多個溝槽，其中溝槽之間的基底上已依序配置有一氧化層、
一矽基材料層以及一罩幕層。形成一介電層，以填入溝槽中並覆蓋罩幕層、矽基
材料層、氧化層以及基底。對基底進行一退火製程，其中來自罩幕層的氫會與矽
基材料層中的矽形成矽-氫鍵。
公告本公司取得中華人民共和國國家知識產權局核發 CN 3130733專利
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/11/02
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 83,502
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括基底、介電層、多個記憶胞及內連線結構。
介電層設置於基底上。記憶胞垂直相鄰地設置於介電層中，且各個記憶胞包括
第一電極、第二電極及可變電阻結構。第二電極設置於第一電極上。可變電阻
結構設置於第一電極與第二電極之間。在垂直相鄰的兩個記憶胞中，位於上方
的記憶胞的第一電極與位於下方的記憶胞的第二電極設置於相鄰的可變電阻結
構之間且彼此隔離。內連線結構設置於介電層中且將記憶胞的第一電極進行連
接。
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/11/02
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 83,502
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括基底、介電層、多個記憶胞及內連線結構。
介電層設置於基底上。記憶胞垂直相鄰地設置於介電層中，且各個記憶胞包括
第一電極、第二電極及可變電阻結構。第二電極設置於第一電極上。可變電阻
結構設置於第一電極與第二電極之間。在垂直相鄰的兩個記憶胞中，位於上方
的記憶胞的第一電極與位於下方的記憶胞的第二電極設置於相鄰的可變電阻結
構之間且彼此隔離。內連線結構設置於介電層中且將記憶胞的第一電極進行連
接。
1.專利、商標、著作或其他智慧財產權之內容:
相移式光罩及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/11/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 73,000
4.其他應敘明事項:
本發明提供一種相移式光罩，用於在曝光製程中轉移一佈局圖。相移式光罩包括
一基板與一圖案化相移層。圖案化相移層設置於基板上並具有至少一元件圖案開
口與複數個虛設圖案開口，元件圖案開口與虛設圖案開口暴露出基板表面，且虛
設圖案開口環設於元件圖案開口的周圍。圖案化相移層具有一預定厚度，使得曝
光製程中通過圖案化相移層之曝光光束與通過元件圖案開口或者虛設圖案開口之
曝光光束相位差為180度，並且圖案化相移層的光線穿透率為100%。
相移式光罩及其製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/11/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 73,000
4.其他應敘明事項:
本發明提供一種相移式光罩，用於在曝光製程中轉移一佈局圖。相移式光罩包括
一基板與一圖案化相移層。圖案化相移層設置於基板上並具有至少一元件圖案開
口與複數個虛設圖案開口，元件圖案開口與虛設圖案開口暴露出基板表面，且虛
設圖案開口環設於元件圖案開口的周圍。圖案化相移層具有一預定厚度，使得曝
光製程中通過圖案化相移層之曝光光束與通過元件圖案開口或者虛設圖案開口之
曝光光束相位差為180度，並且圖案化相移層的光線穿透率為100%。
1.專利、商標、著作或其他智慧財產權之內容:
CMOS影像感測器的深溝渠隔離結構及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/12/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 61,400
4.其他應敘明事項:
一種CMOS影像感測器的深溝渠隔離結構及其製造方法，所述深溝渠隔離結構包括
位於基底中的光感測區之間的多個隔離結構，且每個隔離結構包括第一溝渠隔離
結構和第二溝渠隔離結構。第一溝渠隔離結構形成於基底的第一表面內，其中第
一溝渠隔離結構包括第一填充層與包覆第一填充層表面的第一介電襯層。第二溝
渠隔離結構形成於基底中相對於第一表面的第二表面內，且第二溝渠隔離結構包
括第二填充層與包覆第二填充層表面的第二介電襯層，其中第二介電襯層的底面
與第一介電襯層的底面直接接觸。
CMOS影像感測器的深溝渠隔離結構及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/12/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 61,400
4.其他應敘明事項:
一種CMOS影像感測器的深溝渠隔離結構及其製造方法，所述深溝渠隔離結構包括
位於基底中的光感測區之間的多個隔離結構，且每個隔離結構包括第一溝渠隔離
結構和第二溝渠隔離結構。第一溝渠隔離結構形成於基底的第一表面內，其中第
一溝渠隔離結構包括第一填充層與包覆第一填充層表面的第一介電襯層。第二溝
渠隔離結構形成於基底中相對於第一表面的第二表面內，且第二溝渠隔離結構包
括第二填充層與包覆第二填充層表面的第二介電襯層，其中第二介電襯層的底面
與第一介電襯層的底面直接接觸。
1.專利、商標、著作或其他智慧財產權之內容:
積體電路晶片及其檢查方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/11/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 51,900
4.其他應敘明事項:
積體電路晶片及其檢查方法。積體電路晶片的目標電路產生目標信號。積體電路
晶片的轉態偵測電路於初始化期間偵測目標信號的轉態，以產生轉態偵測結果。
依據轉態偵測結果判斷目標電路的初始化是否正常。
積體電路晶片及其檢查方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/11/01
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 51,900
4.其他應敘明事項:
積體電路晶片及其檢查方法。積體電路晶片的目標電路產生目標信號。積體電路
晶片的轉態偵測電路於初始化期間偵測目標信號的轉態，以產生轉態偵測結果。
依據轉態偵測結果判斷目標電路的初始化是否正常。
1.專利、商標、著作或其他智慧財產權之內容:
電源控制電路以及具備電源控制電路的邏輯電路裝置
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/24
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 160,290
4.其他應敘明事項:
本發明的電源控制電路用於邏輯電路，該邏輯電路對來自記憶部件的多個輸入信號
進行規定的邏輯運算，並輸出邏輯運算後的多個輸出信號。電源控制電路包括：開
關部件，切換是否將電源電壓供給至邏輯電路；多個檢測器電路，分別檢測多個輸
入信號的信號位準的變化，當檢測出信號位準的變化時，分別輸出檢測信號；以及
控制電路，基於來自多個檢測器電路的至少一個檢測信號來控制開關部件對邏輯電
路供給電源電壓，另一方面，在未從多個檢測器電路輸出檢測信號時，控制開關部
件不對邏輯電路供給電源電壓。
電源控制電路以及具備電源控制電路的邏輯電路裝置
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/24
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 160,290
4.其他應敘明事項:
本發明的電源控制電路用於邏輯電路，該邏輯電路對來自記憶部件的多個輸入信號
進行規定的邏輯運算，並輸出邏輯運算後的多個輸出信號。電源控制電路包括：開
關部件，切換是否將電源電壓供給至邏輯電路；多個檢測器電路，分別檢測多個輸
入信號的信號位準的變化，當檢測出信號位準的變化時，分別輸出檢測信號；以及
控制電路，基於來自多個檢測器電路的至少一個檢測信號來控制開關部件對邏輯電
路供給電源電壓，另一方面，在未從多個檢測器電路輸出檢測信號時，控制開關部
件不對邏輯電路供給電源電壓。
1.專利、商標、著作或其他智慧財產權之內容:
靜態隨機存取記憶體裝置、其冗餘電路及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:107/06/29
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 179,174
4.其他應敘明事項:
一種用於SRAM裝置的冗餘電路，SRAM裝置包括多個輸入輸出記憶體單元。冗餘電路
包括：多個一對第1電晶體及第2電晶體，各連接於電源電壓與各輸入輸出記憶體單
元的電源端子之間，第1電晶體及第2電晶體彼此並聯地連接，第1電晶體具有較第2
電晶體大的互導；以及冗餘控制電路，於將第1電晶體關斷且使第2電晶體導通時對
各輸入輸出記憶體單元的電源端子的電壓進行檢測，當電源端子的電壓自規定的基
準電壓降低了規定值以上時，將輸入輸出記憶體單元判定為不良狀態，且將不良狀
態的輸入輸出記憶體單元冗餘置換為正常的輸入輸出記憶體單元。
靜態隨機存取記憶體裝置、其冗餘電路及半導體裝置
2.專利、商標、著作或其他智慧財產權之取得日期:107/06/29
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 179,174
4.其他應敘明事項:
一種用於SRAM裝置的冗餘電路，SRAM裝置包括多個輸入輸出記憶體單元。冗餘電路
包括：多個一對第1電晶體及第2電晶體，各連接於電源電壓與各輸入輸出記憶體單
元的電源端子之間，第1電晶體及第2電晶體彼此並聯地連接，第1電晶體具有較第2
電晶體大的互導；以及冗餘控制電路，於將第1電晶體關斷且使第2電晶體導通時對
各輸入輸出記憶體單元的電源端子的電壓進行檢測，當電源端子的電壓自規定的基
準電壓降低了規定值以上時，將輸入輸出記憶體單元判定為不良狀態，且將不良狀
態的輸入輸出記憶體單元冗餘置換為正常的輸入輸出記憶體單元。
公告本公司取得中華人民共和國國家知識產權局核發 CN 3048395專利
1.專利、商標、著作或其他智慧財產權之內容:
快閃記憶體的製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/24
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 62,445
4.其他應敘明事項:
本發明提供一種快閃記憶體的製作方法，特別採用等向性蝕刻的方式移除介電層，
製作方法包含首先提供一鰭狀結構，鰭狀結構包含一浮置閘極材料層、一氧化層和
一半導體層，一絕緣層設置於鰭狀結構之兩側，然後形成一介電層順應地覆蓋浮置
閘極材料層以及絕緣層，之後形成一圖案化第一遮罩層、一圖案化第二遮罩層、一
控制閘極由上至下依序堆疊於介電層上，並且控制閘極橫跨至少一個鰭狀結構，接
著進行至少一次的一第一等向性蝕刻步驟，以浮置閘極材料層和?緣層作為蝕刻停
止層，等向性移除曝露的介電層，直至介電層被完全移除。
1.專利、商標、著作或其他智慧財產權之內容:
快閃記憶體的製作方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/24
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 62,445
4.其他應敘明事項:
本發明提供一種快閃記憶體的製作方法，特別採用等向性蝕刻的方式移除介電層，
製作方法包含首先提供一鰭狀結構，鰭狀結構包含一浮置閘極材料層、一氧化層和
一半導體層，一絕緣層設置於鰭狀結構之兩側，然後形成一介電層順應地覆蓋浮置
閘極材料層以及絕緣層，之後形成一圖案化第一遮罩層、一圖案化第二遮罩層、一
控制閘極由上至下依序堆疊於介電層上，並且控制閘極橫跨至少一個鰭狀結構，接
著進行至少一次的一第一等向性蝕刻步驟，以浮置閘極材料層和?緣層作為蝕刻停
止層，等向性移除曝露的介電層，直至介電層被完全移除。
公告本公司取得中華人民共和國國家知識產權局核發 CN 2991412專利
1.專利、商標、著作或其他智慧財產權之內容:
曝光機台的遮光裝置
2.專利、商標、著作或其他智慧財產權之取得日期:107/07/06
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 71,271
4.其他應敘明事項:
一種曝光機台的遮光裝置，包括主遮光機構及輔助遮光機構。主遮光機構，設置於
光行進路徑上。輔助遮光機構設置於光行進路線上且位於主遮光機構的一側。其中
，由主遮光機構與輔助遮光機構所形成的曝光開口的形狀對應於晶圓上的曝光區域
的形狀。
1.專利、商標、著作或其他智慧財產權之內容:
曝光機台的遮光裝置
2.專利、商標、著作或其他智慧財產權之取得日期:107/07/06
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 71,271
4.其他應敘明事項:
一種曝光機台的遮光裝置，包括主遮光機構及輔助遮光機構。主遮光機構，設置於
光行進路徑上。輔助遮光機構設置於光行進路線上且位於主遮光機構的一側。其中
，由主遮光機構與輔助遮光機構所形成的曝光開口的形狀對應於晶圓上的曝光區域
的形狀。
公告本公司取得中華人民共和國國家知識產權局核發 CN 3046492專利
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/24
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 70,625
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括基底、介電層與至少一記憶胞串。介電層設置於
基底上。記憶胞串包括多個記憶胞與多個第二介層窗。記憶胞垂直相鄰地設置於介
電層中，且各個記憶胞包括第一介層窗、二導線與二可變電阻結構。導線分別設置
於第一介層窗的兩側。可變電阻結構分別設置於第一介層窗與導線之間。在垂直相
鄰的兩個記憶胞中，位於上方的記憶胞的可變電阻結構與位於下方的記憶胞的可變
電阻結構彼此隔離。第二介層窗分別設置於第一介層窗下方的介電層中並連接於第
一介層窗，且垂直相鄰的兩個第一介層窗藉由第二介層窗進行連接。
1.專利、商標、著作或其他智慧財產權之內容:
電阻式隨機存取記憶體及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/24
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 70,625
4.其他應敘明事項:
一種電阻式隨機存取記憶體，包括基底、介電層與至少一記憶胞串。介電層設置於
基底上。記憶胞串包括多個記憶胞與多個第二介層窗。記憶胞垂直相鄰地設置於介
電層中，且各個記憶胞包括第一介層窗、二導線與二可變電阻結構。導線分別設置
於第一介層窗的兩側。可變電阻結構分別設置於第一介層窗與導線之間。在垂直相
鄰的兩個記憶胞中，位於上方的記憶胞的可變電阻結構與位於下方的記憶胞的可變
電阻結構彼此隔離。第二介層窗分別設置於第一介層窗下方的介電層中並連接於第
一介層窗，且垂直相鄰的兩個第一介層窗藉由第二介層窗進行連接。
公告本公司取得中華人民共和國國家知識產權局核發 CN 2987264專利
1.專利、商標、著作或其他智慧財產權之內容:
控制閥模組與測漏監控系統
2.專利、商標、著作或其他智慧財產權之取得日期:107/07/06
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 70,335
4.其他應敘明事項:
一種控制閥模組，包括載座、連通管、閥箱以及固定結構。連通管設置於載座上。
閥箱連接連通管，用以導通或阻斷連通管，其中連通管位於載座與閥箱之間。固定
結構包括框架以及壓力感測元件。框架固定閥箱與連通管於載座上。壓力感測元件
連接框架並與閥箱相抵接，其中閥箱位於連通管與壓力感測元件之間。本發明另提
出一種應用前述控制閥模組的測漏監測系統。
1.專利、商標、著作或其他智慧財產權之內容:
控制閥模組與測漏監控系統
2.專利、商標、著作或其他智慧財產權之取得日期:107/07/06
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 70,335
4.其他應敘明事項:
一種控制閥模組，包括載座、連通管、閥箱以及固定結構。連通管設置於載座上。
閥箱連接連通管，用以導通或阻斷連通管，其中連通管位於載座與閥箱之間。固定
結構包括框架以及壓力感測元件。框架固定閥箱與連通管於載座上。壓力感測元件
連接框架並與閥箱相抵接，其中閥箱位於連通管與壓力感測元件之間。本發明另提
出一種應用前述控制閥模組的測漏監測系統。
公告本公司取得中華人民共和國國家知識產權局核發 CN 3053769專利
1.專利、商標、著作或其他智慧財產權之內容:
半導體結構的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/31
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 70,545
4.其他應敘明事項:
一種半導體結構的製造方法，包括以下步驟。提供包括多數個區塊的基底。各區塊
分別包括交替排列的第一區以及第二區。於基底上形成多數個複合層。圖案化最頂
層的複合層，以於基底的第一區上形成多數個複合塊。依序對區塊上的複合層以及
複合塊進行移除製程，以於基底上形成階梯結構。
1.專利、商標、著作或其他智慧財產權之內容:
半導體結構的製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/31
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 70,545
4.其他應敘明事項:
一種半導體結構的製造方法，包括以下步驟。提供包括多數個區塊的基底。各區塊
分別包括交替排列的第一區以及第二區。於基底上形成多數個複合層。圖案化最頂
層的複合層，以於基底的第一區上形成多數個複合塊。依序對區塊上的複合層以及
複合塊進行移除製程，以於基底上形成階梯結構。
公告本公司取得中華人民共和國國家知識產權局核發 CN 2991269專利
1.專利、商標、著作或其他智慧財產權之內容:
可進行在線疊對精度監測的測試元結構
2.專利、商標、著作或其他智慧財產權之取得日期:107/07/06
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 64,420
4.其他應敘明事項:
一種測試元結構，包含有一半導體基底，其上具有一晶片電路區域以及一非晶片電
路區域；一接地面，設於該非晶片電路區域內；至少一接觸插塞，設於該接地面上
，並耦接至該接地面；以及至少一對測試線，設於該接觸插塞上，使該接觸插塞位
於該對測試線之間。
1.專利、商標、著作或其他智慧財產權之內容:
可進行在線疊對精度監測的測試元結構
2.專利、商標、著作或其他智慧財產權之取得日期:107/07/06
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 64,420
4.其他應敘明事項:
一種測試元結構，包含有一半導體基底，其上具有一晶片電路區域以及一非晶片電
路區域；一接地面，設於該非晶片電路區域內；至少一接觸插塞，設於該接地面上
，並耦接至該接地面；以及至少一對測試線，設於該接觸插塞上，使該接觸插塞位
於該對測試線之間。
1.專利、商標、著作或其他智慧財產權之內容:
穩壓輸出裝置
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/14
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 172,236
4.其他應敘明事項:
穩壓輸出裝置包含第一電晶體、第一偏壓電流源、偏壓電阻、第二電晶體、第二
偏壓電流源及感測調整電路。第一電晶體之第一端耦接於第一偏壓電流源並輸出
參考電壓。偏壓電阻耦接於第一電晶體之第二端耦接於並接收穩壓電流。第二電
晶體的第一端接收系統電壓，其第二端輸出輸出電壓，而其控制端接收參考電壓
。第二偏壓電流源耦接於第二電晶體之第二端。感測調整電路包含補償電流源及
差動對。補償電流源耦接於第二電晶體之控制端。差動對耦接於第一電晶體及第
二電晶體。當輸出電壓過低時，差動對啟動補償電流源以提高第二電晶體之控制
端的電壓。
穩壓輸出裝置
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/14
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 172,236
4.其他應敘明事項:
穩壓輸出裝置包含第一電晶體、第一偏壓電流源、偏壓電阻、第二電晶體、第二
偏壓電流源及感測調整電路。第一電晶體之第一端耦接於第一偏壓電流源並輸出
參考電壓。偏壓電阻耦接於第一電晶體之第二端耦接於並接收穩壓電流。第二電
晶體的第一端接收系統電壓，其第二端輸出輸出電壓，而其控制端接收參考電壓
。第二偏壓電流源耦接於第二電晶體之第二端。感測調整電路包含補償電流源及
差動對。補償電流源耦接於第二電晶體之控制端。差動對耦接於第一電晶體及第
二電晶體。當輸出電壓過低時，差動對啟動補償電流源以提高第二電晶體之控制
端的電壓。
1.專利、商標、著作或其他智慧財產權之內容:
快閃記憶體裝置及其更新方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 54,800
4.其他應敘明事項:
一種快閃記憶體裝置，包括第一快閃記憶體單元。第一快閃記憶體單元包括第一
快閃記憶體晶片與第一加熱元件。第一加熱元件設置於第一快閃記憶體晶片的一
側，且位於第一快閃記憶體晶片的外部。
快閃記憶體裝置及其更新方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 54,800
4.其他應敘明事項:
一種快閃記憶體裝置，包括第一快閃記憶體單元。第一快閃記憶體單元包括第一
快閃記憶體晶片與第一加熱元件。第一加熱元件設置於第一快閃記憶體晶片的一
側，且位於第一快閃記憶體晶片的外部。
1.專利、商標、著作或其他智慧財產權之內容:
半導體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 50,600
4.其他應敘明事項:
本發明提供一種半導體元件及其製造方法。半導體元件包括基底、閘介電層、閘
極、汲極以及源極。基底具有剖面為V形的溝槽。閘介電層位於基底上。閘介電層
在溝槽的側壁上具有第一厚度，且在溝槽外的基底上具有第二厚度。第一厚度大
於第二厚度。閘極位於閘介電層上。汲極與源極分別位於閘極的相對兩側的基底
中。
半導體元件及其製造方法
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 50,600
4.其他應敘明事項:
本發明提供一種半導體元件及其製造方法。半導體元件包括基底、閘介電層、閘
極、汲極以及源極。基底具有剖面為V形的溝槽。閘介電層位於基底上。閘介電層
在溝槽的側壁上具有第一厚度，且在溝槽外的基底上具有第二厚度。第一厚度大
於第二厚度。閘極位於閘介電層上。汲極與源極分別位於閘極的相對兩側的基底
中。
1.專利、商標、著作或其他智慧財產權之內容:
穩壓輸出裝置
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 55,000
4.其他應敘明事項:
穩壓輸出裝置包含第一電晶體、第一偏壓電流源、偏壓電阻、第二電晶體、第二
偏壓電流源及感測調整電路。第一電晶體之第一端耦接於第一偏壓電流源並輸出
參考電壓。偏壓電阻耦接於第一電晶體之第二端耦接於並接收穩壓電流。第二電
晶體的第一端接收系統電壓，其第二端輸出輸出電壓，而其控制端接收參考電壓
。第二偏壓電流源耦接於第二電晶體之第二端。感測調整電路包含補償電流源及
差動對。補償電流源耦接於第二電晶體之控制端。差動對耦接於第一電晶體及第
二電晶體。當輸出電壓過低時，差動對啟動補償電流源以提高第二電晶體之控制
端的電壓。
穩壓輸出裝置
2.專利、商標、著作或其他智慧財產權之取得日期:107/08/21
3.取得專利、商標、著作或其他智慧財產權之成本:NT$ 55,000
4.其他應敘明事項:
穩壓輸出裝置包含第一電晶體、第一偏壓電流源、偏壓電阻、第二電晶體、第二
偏壓電流源及感測調整電路。第一電晶體之第一端耦接於第一偏壓電流源並輸出
參考電壓。偏壓電阻耦接於第一電晶體之第二端耦接於並接收穩壓電流。第二電
晶體的第一端接收系統電壓，其第二端輸出輸出電壓，而其控制端接收參考電壓
。第二偏壓電流源耦接於第二電晶體之第二端。感測調整電路包含補償電流源及
差動對。補償電流源耦接於第二電晶體之控制端。差動對耦接於第一電晶體及第
二電晶體。當輸出電壓過低時，差動對啟動補償電流源以提高第二電晶體之控制
端的電壓。
與我聯繫
